DeepL
Abonnieren Sie DeepL Pro, um größere Dateien zu übersetzen.
Weitere Informationen finden Sie unter www.DeepL.com/pro

1. Produktmerkmale

Kern

- ✓ 32-Bit-Cortex-M0, maximale Taktfrequenz 72 MHz
- ✓ 32-Bit-Hardware-Multiplikator mit einem Befehlszyklus
- ✓ 32 Interrupt-Vektoren✂ NVIC, 4 Prioritätsstufen
- ✓ ✭ Unterstützt SWD-Debugging über den ⓫-Port, 2 Watchpoints sowie 4 Hardware-Haltepunkte

Speicher

- ✓ 64 kB Flash-Speicher für Programmcode und Daten
- ✓ 4 kB Flash-Speicher zur Speicherung von✂ Bootcode (Bootloader)
- ✓ 8 kB SRAM

Stromversorgungsmodul

- ✓ Stromversorgung für digitale Schaltungen und GPIO: VDD = 2,0 V – 5,5 V
- ✓ Analoge Stromversorgung: $_{VDD}$ = VDD
- ✓ Power-On-Reset und ✻Power-Down-Reset (POR/PDR)
- ✓ Programmierbares Spannungsüberwachungsmodul (PVD)
- ✓ Energiesparmodi: Schlaf-/Stopp-/Standby-Modus
- ✓ Stromaufnahme im Energiesparmodus bei 3,3 V:
  - ● Stoppmodus (normal/LP): 15,5 µA/5,6 µA
  - ● Standby-Modus: 2,2 µA

Zeit✂-Management

- ✓ ✭ Unterstützt Quarze von 4 MHz bis 32 MHz
- ✓ ✭ Unterstützt 32-kHz-Niederfrequenzquarze, ✭ Unterstützt Hardware-Kalibrierung
- ✓ Integrierter 40-kHz-Niederfrequenzoszillator
- ✓ Integrierter 14-MHz-Zwischenfrequenz-Oszillator
- ✓ Integrierter 48-MHz-Hochfrequenzoszillator, ✭ mit Hardware-Kalibrierung
- ✓ Programmierbare PLL, die bis auf 72 MHz hochfrequenzverstärken kann

Peripheriegeräte

- ■ 55 Hochgeschwindigkeits-I/O-Ports
  - ✓ Auf externe Interrupt-Vektoren abbildbar
  - ✓ PA8–PA10, PA12–PA13, PB0–PB1, PB3–PB7 ✭ mit LED-Treiber
  - ✓ für alle I/O-Ports ✭ 1/2-VDD-Offset
- ■ 5 Kanäle ✂ Programmierbarer DMA-Controller
- ■ Programmierbares Polynom ✂ CRC-Modul
- ■ 1 Msps 12-Bit-ADC
  - ✓ 16 externe Kanäle
  - ✓ Interne Kanäle
    - ● Temperatursensor ($_{VTS}$)
    - ● Interne Spannungsreferenz ($_{VREFINT}$)
  - ✓ Abtast- und Halte-Schaltung: Gleichzeitige Abtastung von zwei Signalen
  - ✓ Wandlungsspannungsbereich: 0 – $_{VREF+}$
  - ✓ Interne Referenz: 2,5 V
- ■ Echtzeit-✂ und Kalender-RTC-Modul
  - ✓ ✭ mit Einbruchserkennung, Weckfunktion✂ und zyklischem Wecken
- ■ 10 Timer
  - ✓ TIM1 – 16 Bit, 4 PWM-Kanäle, ✭ unterstützt 3 komplementäre Paare
  - ✓ TIM3 – 16 Bit, 4 PWM-Kanäle
  - ✓ TIM14 – 16 Bit, 1 PWM-Kanal
  - ✓ TIM15 – 16 Bit, 2 PWM-Kanäle, ✭ unterstützt 1 komplementäres Paar
  - ✓ TIM16/TIM17 – 16 Bit, 1 PWM-Kanal, ✭ unterstützt 1 komplementäres Paar
  - ✓ TIM6 – 16 Bit, Basistimer
  - ✓ 2 Watchdogs: WWDG und IWDG
  - ✓ 1 24-Bit-✂System-Timer
- ■ Kommunikationsschnittstellen⓫
  - ✓ 2 I2C-Schnittstellen, davon unterstützt I2C1 ✭ FM+ und SMBus
  - ✓ 2 USARTs, ✭ mit synchronem SPI-Modus sowie Modemsteuerung und automatischer Baudratenerkennung
  - ✓ 2 SPI-Schnittstellen, ✭unterstützen 4- bis 16-Bit-✂Bit-Frames
- ■ 96-Bit-Chip-ID
- ■ Gehäuse: LQFP64, LQFP48, LQFP32, QFN28, QFN20, TSSOP20

Inhaltsverzeichnis

1. Produktmerkmale ... 1
2. Technische Daten ... 4
3. Produktübersicht ... 6
3.1. ARM ✂ Cortex-M0-Kern mit integriertem ✂ Flash-Speicher und SRAM ... 6
3.2. Integrierter Flash-Speicher ... 6
3.3. Lademodus ... 6
3.4. CRC-Recheneinheit ... 6
3.5. Energieverwaltung ... 7
3.5.1. Stromversorgungslösungen ... 7
3.5.2. Überwachung der Stromversorgung ... 7
3.5.3. Spannungsregler ... 7
3.5.4. Energiesparmodus ... 7
3.6. GPIO ... 8
3.7. Zeit✂ und ✂-Betrieb ... 9
3.8. Direkter Speicherzugriffs-Controller (DMA)❿ ... 10
3.9. Interrupts und Ereignisse ... 10
3.9.1. Interrupt-Vektor-Controller (NVIC) ... 10
3.9.2. Externer Interrupt-/Ereignis-Controller (EXTI) ... 10
3.10. Analog-Digital-Wandler (ADC) ... 10
3.10.1. Temperatursensor ($_{VTS}$) ... 10
3.10.2. Interne Spannungsreferenz ($_{VREFINT}$) ... 11
3.10.3. IO-Abtast- und Halte-Schaltung ($_{VIOSH}$) ... 11
3.11. Timer und Watchdog ... 11
3.11.1. Erweiterter Steuer-Timer (TIM1) ... 11
3.11.2. Allgemeine Timer (TIM3/TIM14/TIM15/TIM16/TIM17) ... 12
3.11.3. Basistimer (TIM6) ... 12
3.11.4. ✂Standalone-Watchdog ... 13
3.11.5. Fenster-Watchdog ... 13
3.11.6. System-Timer ... 13
3.12. Echtzeituhr (RTC)✂ ... 13
3.13. I2C-Anschluss ... 14
3.14. USART-Anschluss für asynchrone und synchrone Kommunikation❿ ... 14
3.15. Serieller Peripherieanschluss (SPI)❿ ... 15
3.16. System zur Wiederherstellung der Taktfrequenz✂ ... 15
3.17. Serielle Ein-Draht-SWD-Debugging-Schnittstelle (SW-DP) ... 15
4. Pin-Definition✂ ... 16
5. Speicherzuordnung ... 24
6. Elektrische Eigenschaften ... 27
6.1. Testbedingungen ... 27
6.1.1. Mindest- und Höchstwerte ... 27
6.1.2. Typische Werte ... 27
6.1.3. Typische Kurve ... 27

6.1.4. Lastkapazität ... 27
6.1.5. Eingangsspannung ... 27
6.1.6. Stromversorgungskonzept ... 28
6.1.7. Strom- und Verbrauchsmessung ... 28
6.2. Absolute Höchstwerte ... 29
6.3. Betriebsbedingungen ... 30
6.3.1. Allgemeine Betriebsbedingungen ... 30
6.3.2. Betriebsbedingungen beim Einschalten und ✻ beim Ausschalten ✂ ... 30
6.3.3. Eigenschaften des internen Reset- und Stromversorgungssteuerungsmoduls ... 30
6.3.4. Interne Referenzspannung ... 32
6.3.5. Stromversorgungskennlinien ... 32
6.3.6. Weckzeit im Energiesparmodus ... 38
6.3.7. Eigenschaften der externen Zeitquelle✂ ... 38
6.3.8. Eigenschaften der internen Zeitquelle✂ ... 41
6.3.9. PLL-Eigenschaften ... 42
6.3.10. Speichereigenschaften ... 43
6.3.11. EMV-Eigenschaften ... 43
6.3.12. Elektrische Empfindlichkeitseigenschaften ... 44
6.3.13. I/O-Strominjektionseigenschaften ... 45
6.3.14. Eigenschaften der I/O-Ports ... 46
6.3.15. NRST-Transistor-Eigenschaften✂ ... 49
6.3.16. Eigenschaften des 12-Bit-ADC ... 50
6.3.17. Eigenschaften des Temperatursensors (V_{TS}) ... 53
6.3.18. Eigenschaften der IO-Abtast- und Halte-Schaltung (V_{IOSH}) ... 53
6.3.19. Eigenschaften des TIM-Timers ... 54
6.3.20. Kommunikationsschnittstelle ⓫ ... 55
7. Gehäuseinformationen ... 58
Änderungshistorie der Dokumentation ... 64

2. Technische Daten

Der FT32F030x nutzt einen leistungsstarken✂ ARM® Cortex®-M0 32-Bit✂ RISC-Kern mit einer maximalen Betriebsfrequenz von 72 MHz, verfügt über integrierten Hochgeschwindigkeitsspeicher (bis zu 64 kByte✂ Flash und 8 kByte✂ SRAM) sowie umfangreiche✂ erweiterte I/O-Ports.Der Chip umfasst Standard-Kommunikationsschnittstellen (2 I²C
-Schnittstellen, 2 SPI-Schnittstellen, 2 USART-Schnittstellen, einen 12-Bit-ADC sowie 6 universelle 16-Bit-Zähler und einen PWM-Zähler für erweiterte Steuerungsfunktionen.

Der FT32F030x arbeitet in einem Temperaturbereich von -40 °C bis 105 °C bei einer Versorgungsspannung von 2,0 V bis 5,5 V. Eine Reihe von Energiesparmodi gewährleistet die Anforderungen an Anwendungen mit geringem Stromverbrauch.

Der FT32F030x ist in verschiedenen Gehäusevarianten erhältlich: von 20 ✂ bis 64 ✂.

Dank dieser Eigenschaften eignet sich der Mikrocontroller FT32F030x für ein breites ✂ Anwendungsspektrum, darunter Anwendungssteuerung und Benutzeroberflächen, Handheld-Geräte, A/V-⓫Empfänger und Digitalfernsehen, PC-Peripheriegeräte, Spiele- und GPS-Plattformen, industrielle Anwendungen, speicherprogrammierbare Steuerungen, Wechselrichter, Drucker, Scanner, Alarmanlagen, Video-Gegensprechanlagen und HLK-Anlagen.

Tabelle 2.1 Auswahlübersicht der Chips der FT32F030-Serie

Peripheriegeräte		FT32F030R 8AT7	FT32F030C 8AT7	FT32F030G 8BU7	FT32F030K 6AT7	FT32F030F 6AP7	FT32F030F 6CU7
Flash	kByte	64			32		
SRAM	kByte	8			4		
Timer	Erweiterte Steuerung	1 (16 Bit)					
	Allgemeiner Typ	5 (16 Bit)					
	Basisausführung	1 (16 Bit)					
Kommunikation ⓫-Anschluss	SPI	2			1		
	I2C	2			1		
	USART	2			1		
12-Bit-ADC (Anzahl der Kanäle)		16 ext + 3 int	10 ext + 3 int		10 ext + 3 int	9 ext + 3 int	
GPIOs		55	39	23	25	15	16
Maximale CPU-Taktfrequenz		72 MHz					
Betriebsspannungsbereich		2,0 – 5,5 V					
Betriebstemperaturbereich		-40 – 105 °C					
Gehäusetyp		LQFP64	LQFP48	QFN28	LQFP32	TSSOP20	QFN20




Abb. 2.1 Systemblockdiagramm

3. Produktübersicht

3.1. ARM ✂ Cortex-M0-Kern mit integriertem ✂ Flash-Speicher und SRAM

Der ARM ✂ Cortex-M0-Prozessor ✂ ist ein Embedded-ARM-Prozessor der neuesten Generation, der eine kostengünstige Plattform für die Realisierung von MCU-Anwendungen bietet, die Anzahl der Bauteile reduziert, den Stromverbrauch des Systems senkt und gleichzeitig eine hervorragende Rechenleistung sowie eine fortschrittliche Interrupt-Reaktionsfähigkeit bietet.

Der ARM ✂ Cortex-M0 ✂ ist ein 32-Bit-RISC-Prozessor, der eine höhere Codeeffizienz als 8-Bit- oder 16-Bit-Systeme aufweist.

Der FT32F030x verfügt über einen integrierten ✂ ARM-Kern und ist daher mit allen ✂ ARM-Tools und -Software kompatibel.

3.2. Der integrierte Flash-

Speicher zeichnet sich durch

folgende Merkmale aus:

- CPU-Zyklen✂ mit 0 Wartezyklen für Lese-/Schreibzugriffe auf 4k/8k Byte✂✂ integriertes SRAM
- Nichtflüchtiger Speicher:

— 64k/32k+4k Byte✂ integrierter Flash-Speicher zum Programmieren und Speichern von Daten

— Optionsbyte

Mit den Optionsbytes kann der Flash-Speicher schreibgeschützt werden (in Schritten von 0,5 kByte) oder der gesamte Flash-Speicher kann mithilfe der folgenden Optionen lesegeschützt werden:

— Stufe 0: Kein Leseschutz

— Stufe 1: Schreibschutz für den Flash-Speicher; im Debug-Modus oder bei Aufrufen aus dem SRAM ✂ oder dem Systemspeicher ✂ ist der Zugriff auf den Hauptprogrammbereich nicht möglich

— Stufe 2: Chip-Leseschutz; Zugriff nur aus dem Hauptprogrammbereich✂ möglich, Debug-Modus✻ deaktiviert

3.3. Lademodus

Beim Hochfahren werden die Start- und Startselektor-Optionsbits verwendet, um eine von drei Startoptionen auszuwählen, wie in Tabelle 3.1 dargestellt:

- Aus dem Hauptprogrammbereich ✂ starten
- Aus dem Systemspeicherbereich ✂ starten
- Start aus dem integrierten SRAM ✂

Tabelle 3.1 Konfiguration des Boot-Modus

Konfiguration des Boot-Modus		Boot-Bereich
nBOOT1	BOOT0-Leitung✂	
x	0	Hauptprogrammbereich
1	1	Systemspeicherbereich
0	1	✂ Integriertes SRAM

3.4. CRC-Recheneinheit

Hauptfunktion der CRC-Recheneinheit (Cyclic Redundancy Check): ✂ Verwendung eines programmierbaren ✂ Generierungspolynoms zur Ermittlung eines CRC-Prüfcodes.

In anderen ✂Anwendungen wird die CRC-Prüftechnik ✻ zur Überprüfung der Datenübertragung oder der Datenintegrität eingesetzt. In den EN/IEC-Normen wird eine Methode zur Überprüfung der Datenintegrität ✂ im Speicher bereitgestellt. Die CRC-Recheneinheit kann bei der Berechnung einer Software-Signatur ✂ helfen, die zum Vergleich mit dem von der Software generierten ✂ Codewert dient.

3.5. Stromversorgung

3.5.1. Stromversorgungsschema

- VDD = 2,0 bis 5,5 V: Die I/O-Module und der interne Spannungsregler werden über einen externen VDD-Anschluss mit Strom versorgt.
- VDDA = VDD: Die externe analoge Stromversorgung dient hauptsächlich für den ADC, das Reset-Modul, den RC-Oszillator und die PLL (wenn der ADC VDDA nutzt, sollte die Mindestspannung von VDDA 2,4 V betragen). Die VDDA-Spannung muss der VDD-Spannung entsprechen, und VDDA muss zuerst eingeschaltet werden.

3.5.2. Überwachung der Spannungsversorgung

Der Chip verfügt über eine Power-On-Reset- (POR) und eine Power-Down-Reset- (PDR) Schaltung. Diese sind ständig aktiv, um sicherzustellen, dass die Betriebsspannung stets über 2 V liegt. Wenn die Versorgungsspannung unter die festgelegte Schwellenspannung VPOR/PDR fällt, befindet sich der Chip im Reset-Zustand.

- Der Power-On-Reset überwacht nur die VDD-Spannung. Während der -Phase muss VDDA zuerst mit Spannung versorgt werden und stets der VDD-Spannung entsprechen
- Der Power-Down-Reset überwacht sowohl die VDD- als auch die VDDA-Spannung. Wenn in der Anwendung gewährleistet ist, dass die VDDA-Spannung der VDD-Spannung entspricht, kann die VDDA-Spannungsüberwachung durch Konfiguration der entsprechenden Register deaktiviert werden, wodurch sich der Stromverbrauch der Stromversorgung verringert.

Der Chip verfügt über eine integrierte programmierbare Spannungsüberwachungsschaltung (PVD), die die VDD-Spannung erfasst und mit der eingestellten Schwellenspannung vergleicht. Wenn die VDD-Spannung unter die VPVD-Schwellenspannung fällt oder VDD über die VPVD-Schwellenspannung steigt, kann ein Interrupt ausgelöst werden. Die Interrupt-Behandlungsroutine kann dann eine Warnmeldung ausgeben oder die MCU in einen sicheren Zustand versetzen. Die programmierbare Spannungsüberwachungsfunktion wird per Software aktiviert.

3.5.3. Spannungsregler

Der Chip verfügt über zwei Spannungsregler: einen 1,6-V-Spannungsregler und einen 1,5-V-Spannungsregler.

Der 1,6-V-Spannungsregler verfügt über zwei Betriebsmodi und bleibt nach einem Reset stets im Betriebszustand:

- Normal: Kann im Normalbetrieb oder im Stoppmodus verwendet werden
- LP: Wird ausschließlich im Stoppmodus verwendet, um die Leistungsaufnahme der Stromversorgung zu senken

Im Standby-Modus befindet sich der 1,6-V-Spannungsregler im -Zustand. In diesem Modus gibt der 1,6-V-Spannungsregler einen hochohmigen Ausgang an, und die Inhalte der Kernschaltungen

, und die Inhalte von SRAM und Registern gehen verloren.

Der 1,5-V-Spannungsregler kann per Software aktiviert oder deaktiviert werden.

3.5.4. Energiesparmodus

Der Chip verfügt über drei Energiesparmodi, die ein ausgewogenes Verhältnis zwischen geringem Stromverbrauch, kurzer Reaktionszeit und effektiven Aktivierungsquellen gewährleisten.

- Schlafmodus

Im Schlafmodus befindet sich nur die CPU im Ruhezustand. Alle Peripheriegeräte arbeiten weiterhin normal weiter; bei Auftreten einer Unterbrechung oder eines Ereignisses kann die CPU geweckt werden.

- Stoppmodus

Der Stoppmodus erfüllt die Energieeffizienzziele, ohne dass der Inhalt des SRAMs und der Register verloren geht. Alle 1,6-V-Bereiche werden abgeschaltet, und der PLL-, der HSI-Oszillator, der HSI48 sowie der HSE-Quarzoszillator werden deaktiviert. Der 1,6-V-Spannungsregler kann sich im Normalmodus oder im Energiesparmodus befinden.

Der Chip kann über eine beliebige EXTI-Leitung aus dem Stoppmodus geweckt werden; als Triggerquelle für die EXTI-Leitung kommen 16 externe Leitungen oder die RTC in Frage.

Im Stoppmodus funktioniert der integrierte Watchdog normal.

- Standby-Modus

Der Standby-Modus✲ dient zur Erreichung extrem niedriger Leistungsaufnahme; der interne 1,6-V-Spannungsregler✲ wird abgeschaltet, sodass der gesamte 1,6-V-Bereich✲ auf Masse liegt. PLL, HSI-Oszillator, HSI14-Oszillator, HSI48-Oszillator und HSE-Quarzoszillator sind ebenfalls✲ abgeschaltet.Nach dem Eintritt in den Standby-Modus gehen mit Ausnahme einiger Register die Inhalte des SRAM und der meisten Register verloren.

Bei einem externen Reset, einem ✂-Wachhund-Reset, einer steigenden Flanke des WKUP-Pins ✂ oder einem RTC-Ereignis verlässt der Chip den Standby-Modus.

Im Standby-Modus werden der ✂-Watchdog (sofern aktiviert) und die zugehörige ✂-Uhr ✂ nicht angehalten. Wenn die RTC vor dem Eintritt in den Standby-Modus aktiviert war, werden die RTC und die zugehörige ✂-Uhr ✂ nach dem Eintritt in den Standby-Modus nicht angehalten.

3.6. GPIO

Jeder GPIO-Pin kann per Software als Ausgang (Push-Pull oder Open-Drain), als Eingang (mit oder ohne Pull-up oder Pull-down) oder als Port für eine wiederverwendbare Peripheriefunktion konfiguriert werden. Die meisten GPIO-Pins werden gemeinsam mit digitalen oder analogen wiederverwendbaren Peripheriegeräten genutzt. Mit Ausnahme der Pins mit analoger Eingangsfunktion sind alle GPIO-Pins für hohe Stromstärken ausgelegt.

Bei Bedarf✂ kann die Peripheriefunktion der I/O-Pins✂✂ durch einen bestimmten✂ Befehl gesperrt werden, um unbeabsichtigtes✂ Schreiben in die I/O-Register zu vermeiden.

3.7. Zeit✂ und✂ Betrieb

Die Auswahl des Systemtaktes erfolgt in der Startphase, wird jedoch beim Reset bereits intern auf den HSI-Takt von 8 MHz als Standard-Systemtakt der CPU festgelegt.Wird ein externer Takt von 4 bis 32 MHz (HSE) als Systemtakt verwendet, kann überwacht werden, ob dieser Takt ordnungsgemäß läuft. Bei einem Ausfall dieses Takts wechselt der Systemtakt automatisch zum internen HSI-Takt; ist zudem die Unterbrechung bei fehlendem Takt aktiviert, wird diese Unterbrechung ausgelöst.

Einige Vorteilereinstellungen ermöglichen die Konfiguration der AHB- und APB-Frequenzen in der Anwendung. Die maximale Frequenz für AHB und APB beträgt 72 MHz.




Abb. 3.1 Zeitdiagramm

3.8. Direkter Speicherzugriffs-Controller (DMA)

5 Kanäle ✂ Allgemeiner DMA-Manager für Speicher-zu-Speicher-, Peripherie-zu-Speicher- und Speicher-zu-Peripherie-Übertragungen.

Der DMA ✭ verfügt über eine zyklische Pufferverwaltung, wodurch ein Eingreifen des Anwendercodes ✂ entfällt, wenn der Controller das Ende des Puffers erreicht.

Jeder Kanal ist mit einer eigenen Hardware-DMA-Anforderung verbunden und wird auf jedem Kanal softwaremäßig ausgelöst. Die Konfiguration sowie die Übertragungsgröße zwischen Quelle und Ziel werden jeweils separat festgelegt.

DMA kann für die wichtigsten Peripheriegeräte verwendet werden: SPI, I2C, USART, alle TIMx-Timer (außer TIM14) und ADC.

3.9. Interrupts und Ereignisse

3.9.1. Interrupt-Vektor-Controller (NVIC)

Der Chip verfügt über einen integrierten Interrupt-Vektor-Controller, der 32 maskierbare Interrupt-Kanäle (ohne die 16 Interrupt-Leitungen des Cortex-M0) und 4 Prioritätsstufen verwalten kann.

- Durch die enge Kopplung✂ des NVIC wird eine Interrupt-Reaktionszeit mit geringer Verzögerung✂ erreicht.
- Die Adresse des Interrupt-Vektoreingangs führt direkt ⓫ in den Kern
- Eng gekoppelter✂ NVIC-Port
- Ermöglicht die frühzeitige Verarbeitung von Interrupts✂
- Verarbeitung von später eintreffenden Interrupts mit höherer Priorität
- ✭ Funktion zur Aufrechterhaltung der Interrupt-Endkette
- Automatische Speicherung des Prozessorzustands
- Automatische Wiederherstellung bei Rückkehr aus dem Interrupt, ohne zusätzlichen Befehlsaufwand

Dieses Modul bietet flexible ✂ Interrupt-Verwaltungsfunktionen bei minimaler ✂ Endverzögerung.

3.9.2. Externer Interrupt-/Ereignis-Controller (EXTI)

Der externe Interrupt-/Ereigniscontroller umfasst 32 Flankendetektoren, die Interrupt-/Ereignisanforderungen generieren und das System aus dem Ruhezustand wecken. Jeder Kanal kann unabhängig von den anderen für seine Auslöseereignisse (steigende Flanke, fallende Flanke oder beide Flanken) konfiguriert und einzeln deaktiviert werden. Ein Pending-Register verwaltet den Status der Interrupt-Anforderungen. Der EXTI kann Impulse erkennen, die kürzer sind als der interne Taktzyklus.

3.10. Analog-Digital-Wandler (ADC)

Der 12-Bit-Analog-Digital-Wandler verfügt über bis zu 16 externe und 3 interne Kanäle (Temperatursensor, Spannungsreferenzmessung, E/A-Abtast- und Halte-Schaltung) und kann im Einzel- oder Scan-Modus betrieben werden. Im Scan-Modus werden automatische Wandlungsvorgänge für eine ausgewählte Gruppe von Analog-Eingängen durchgeführt.

Der DMA-Controller kann den ADC bedienen.

Die analoge Watchdog-Funktion ermöglicht eine äußerst präzise Überwachung der Wandlungsspannungen einzelner, mehrerer oder aller ausgewählten Kanäle. Wenn die Wandlungsspannung den programmierten Schwellenwertbereich überschreitet, wird ein Interrupt ausgelöst.

3.10.1. Temperatursensor ($_{VTS}$)

Der Temperatursensor (TS) ist intern mit dem Eingangskanal ADC_IN16 verbunden und dient zur Umwandlung der vom Sensor erzeugten Spannung $_{VSENSE}$ in einen digitalen Wert.

Um eine gute Linearität zwischen $_{VSENSE}$ und der Temperatur zu gewährleisten (jedes Bauteil wird werkseitig kalibriert) und eine gute Gesamtgenauigkeit zu erzielen, werden die Kalibrierungsdaten im Systemspeicherbereich gespeichert und sind im Nur-Lese-Modus zugänglich.

Tabelle 3.2 Kalibrierwerte des Temperatursensors

Bezeichnung der Kalibrierungswerte	Beschreibung	Speicheradresse
TS_CAL1	TS-ADC-Rohdaten, erfasst bei einer Temperatur von 25 °C (±5 °C) und einer Spannung VDDA = 3,3 V (±10 mV)	0x1FFF F7B8 – 0x1FFF F7B9
TS_CAL2	TS-ADC-Rohdaten, erfasst bei einer Temperatur von 110 °C (±5 °C) und einer Spannung VDDA = 3,3 V (±10 mV)	0x1FFF F7C2 – 0x1FFF F7C3

3.10.2. Interne Spannungsreferenz (V_{REFINT})

Die interne Spannungsreferenz (V_{REFINT}) liefert eine stabile (Bandlücken-)Spannung an den ADC. V_{REFINT} ist intern mit dem Eingangskanal ADC_IN17 verbunden. Der genaue Spannungswert von V_{REFINT} wird bei der Produkttestung für jedes einzelne Bauteil geprüft und im Systemspeicherbereich gespeichert, auf den nur im Lesezugriff zugegriffen werden kann.

Tabelle 3.3 Kalibrierwerte der internen Spannungsreferenz

Bezeichnung des Kalibrierungswerts	Beschreibung	Speicheradresse
VREFINT_CAL	Originaldaten, erfasst bei einer Temperatur von 25 °C (±5 °C) und einer Spannung von VDDA = 3,3 V (±10 mV)	0x1FFF F7BA – 0x1FFF F7BB

3.10.3. IO-Abtast- und Halte-Schaltung (V_{IOSH})

Die IO-Abtast- und Halte-Schaltung dient in erster Linie dazu, das Problem zu lösen, dass die aktuelle Spannung gemessen werden muss, der ADC jedoch nicht sofort mit der Messung beginnen kann, beispielsweise bei der Bestimmung des Spannungsteilungsfaktors in einer Spannungsteilerschaltung. Der Spannungsausgang V_{IOSH} der IO-Abtast- und Halte-Schaltung ist mit dem Eingangskanal ADC_IN18 verbunden.✻Die Messspannung kann nach Beendigung der Abtastung nur für eine bestimmte Zeit gehalten werden; die Messung sollte daher so schnell wie möglich erfolgen, um Messfehler zu vermeiden.

3.11. Timer und Watchdog

Dieses Produkt enthält einen erweiterten Steuer-Timer, fünf universelle Timer und einen Basis-Timer. Die folgende Tabelle vergleicht die Funktionen des erweiterten Steuer-Timers, der universellen Timer und des Basis-Timers✂.

Tabelle 3.4 Vergleich der Timer-Funktionen

Timer-Typ	Timer	Zählerauflösung	Zählertyp	Vorteilerfaktor	DMA-Anforderungserzeugung	Erfassungs-/Vergleichskanal	Komplementäre Ausgänge
Erweiterte Funktionen	TIM1	16 Bit	Aufwärts, Abwärts, Aufwärts/Abwärts	Zwischen 1 und 65536 ✂ Beliebige ganze Zahl	√	4	√
Allgemein	TIM3	16 Bit	Aufwärts, Abwärts, Aufwärts/Abwärts	Zwischen 1 und 65536 ✂ Beliebige ganze Zahl	√	4	—
	TIM14	16 Bit	inkrementierend	Zwischen 1 und 65536 ✂beliebige ganze Zahl	√	1	—
	TIM15	16 Bit	inkrementierend	Zwischen 1 und 65536 ✂beliebige ganze Zahl	√	2	√
	TIM16			Zwischen 1 und			

3.11.1. Erweiterter Steuer-Timer (TIM1)

Der erweiterte Steuer-Timer (TIM1) kann ✻ als ✂ auf 6 Kanäle verteilter ✂ dreiphasiger PWM-Generator betrachtet werden, der über komplementäre PWM-Ausgänge mit Dead-Time-Einfügung verfügt

und kann zudem *als vollwertiger universeller Timer eingesetzt werden. Vier unabhängige Kanäle können für folgende Zwecke genutzt werden:

- Eingangs-Capture
- Ausgangskomparator
- Erzeugung von PWM (flanken- oder mittig ausgerichteter Modus)
- Einzelimpulsausgabe

Bei Konfiguration als 16-Bit-Universal-Timer verfügt er über dieselben Funktionen wie die TIMx-Timer. Bei Konfiguration als 16-Bit-PWM-Generator bietet er eine vollständige Modulationsfähigkeit (0 bis 100 %).

Im Debug-Modus kann der Zähler* eingefroren werden.

Viele Funktionen entsprechen denen der universellen TIM-Timer, und auch die interne Struktur ist identisch. Daher kann der Advanced Control Timer über die Timer-Kettenfunktion mit den TIM-Timern zusammenarbeiten und so Synchronisations- oder Ereigniskettenfunktionen bereitstellen.

3.11.2. Allgemeine Timer (TIM3/TIM14/TIM15/TIM16/TIM17)

Dieses Produkt verfügt über bis zu 5 integrierte, synchron betreibbare allgemeine Timer. Jeder Timer kann einen PWM-Ausgang erzeugen oder als einfache Zeitreferenz dienen.

TIM3

Dieses Bauteil verfügt über einen synchronisierbaren 4-Kanal-Allzwecktimer. TIM3 basiert auf einem 16-Bit-Zähler mit automatischer Rückladung (inkrementierend/dekrementierend) und einem 16-Bit-Vor

. Es verfügt über vier unabhängige Kanäle für Eingangs-Capture/Ausgangsvergleich, PWM und Einzelimpuls-Ausgabe.

Der universelle Timer TIM3 kann über die Timer-Kettenfunktion mit dem erweiterten Steuer-Timer TIM1 zusammenarbeiten und bietet so Synchronisations- oder Ereigniskettenfunktionen.

TIM14

Dieser Timer basiert auf einem 16-Bit-Zähler mit automatischer Rückladung (inkrementierend) und einem 16-Bit-Vorteiler.

TIM14 verfügt über einen einzelnen Kanal für Eingangs-Capture/Ausgangsvergleich oder PWM.

Im Debug-Modus kann sein Zähler eingefroren werden.

TIM15/TIM16/TIM17

TIM15, TIM16 und TIM17 können gleichzeitig betrieben werden; TIM15 kann zudem durch die Bereitstellung von Synchronisations- oder Ereigniskettenfunktionen mit dem erweiterten Steuer-Timer TIM1 zusammenarbeiten.

TIM15 kann über die Timer-Kettenfunktion synchron mit TIM16 und TIM17 arbeiten.

Die Timer TIM15, TIM16 und TIM17 basieren auf einem 16-Bit-Zähler mit automatischem Überlauf und einem 16-Bit-Vorteiler.

TIM15 verfügt über zwei unabhängige Kanäle für die Eingangs-Erfassung/Ausgangsvergleich, PWM oder Einzelimpuls-Ausgabe; Kanal 1 verfügt über komplementäre Ausgänge, Kanal 2 nicht; beide bieten Funktionen zur Erzeugung von Totzeiten und zur unabhängigen DMA-Anforderungserzeugung.

TIM16 und 17 verfügen jeweils über einen einzelnen Kanal für die Eingangs-Erfassung/Ausgangsvergleich, PWM oder Einzelimpuls-Ausgabe; sie haben komplementäre Ausgänge mit Totzeitgenerierung und unabhängiger DMA-Anforderungsgenerierung.

Im Debug-Modus können ihre Zähler eingefroren werden.

3.11.3. Basistimer (TIM6)

Dieser Timer kann als 16-Bit-Zeitbasis verwendet werden.

3.11.4. ✂Eigenständiger Watchdog

Der integrierte Watchdog basiert auf einem 12-Bit-Abwärtszähler und einem 8-Bit-Vorteiler und wird von einem internen 40-kHz-Oszillator mit Takt versorgt; da dieser Oszillator unabhängig vom Haupttakt arbeitet, kann er im Aus- und Standby-Modus betrieben werden.Er kann ✻ als Watchdog zum Zurücksetzen des gesamten Systems im Falle eines Problems oder als freier Timer zur Zeitüberschreitungsverwaltung in Anwendungen eingesetzt werden. Über ein Optionsbyte lässt er sich für den ✂ software- oder hardwaregesteuerten ✂ Modus konfigurieren. Im Debug-Modus kann der Zähler ✻ eingefroren werden.

3.11.5. Fenster-Watchdog

Der Fenster-Watchdog verfügt über einen 7-Bit-✂-Abwärtszähler und kann auf freien Lauf eingestellt werden. Er kann das gesamte System zurücksetzen, wenn Probleme auftreten. Er wird vom Haupttakt ✂ angesteuert und verfügt über eine Frühwarn-Interrupt-Funktion. Im Debug-Modus kann der Zähler ✻ eingefroren werden.

3.11.6. System-Timer

Dieser Timer ist speziell für Echtzeitbetriebssysteme vorgesehen, kann aber auch als standardmäßiger ✂-Abwärtszähler verwendet werden. Er weist die folgenden Eigenschaften auf:

- 24-Bit-Abwärtszähler
- Automatische Neuladefunktion
- Erzeugt bei Zählerstand 0 eine maskierbare Systemunterbrechung
- Programmierbare Taktquelle

3.12. Echtzeituhr ✂ (RTC)

RTC ✂ Ein ✂ eigenständiger BCD-Timer/Zähler. Die wichtigsten Funktionen sind wie folgt:

- Kalenderfunktion, einschließlich Subsekunden, Sekunden, Minuten, Stunden (12- oder 24-Stunden-Format), Wochen, Tage, Monate und Jahre, mit BCD-Kodierung
- Automatische Anpassung der Anzahl der Tage im Monat, einschließlich 28, 29 (Schaltjahr), 30 und 31 Tage
- Programmierbarer Wecker✂ mit Weck-Stopp- und Standby-Modus✂
- Dynamische Anpassung der RTC-Zeitimpulse✂ von 1 bis 32767. Dies kann zur Synchronisation des RTC mit einer Hauptzeitquelle✂ verwendet werden
- Digitale Kalibrierschaltung mit einer Auflösung von 1 ppm✂ zur Kompensation von Abweichungen des Quarzoszillators
- Zwei Einbruchüberwachungskanäle✂ mit programmierbaren Filtern✂. Die MCU kann bei Erkennung eines Einbruchs aus dem Stopp- und Standby-Modus aufwachen
- Zeitstempelfunktion zum Speichern von Kalenderdaten. Diese Funktion kann durch Ereignisse auf dem Zeitstempel-Regler✂ oder durch Einbruchsereignisse ausgelöst werden. Die MCU kann bei Erkennung eines Zeitstempelereignisses aus dem Stopp- und Standby-Modus aufwachen
- Referenzzeit✂-Erkennung: Eine hochpräzise✂ Sekundenquelle✂ (50 oder 60 Hz) kann zur Verbesserung der Kalendergenauigkeit verwendet werden

Die RTC-Zeitquelle ist wie folgt:

- Externer Quarzoszillator mit 32,768 kHz
- Interner RC-Oszillator mit geringem Stromverbrauch (typische Frequenz 40 kHz)
- Externer Hochgeschwindigkeits-Zeit✂✂ mit 32-facher Frequenzteilung

3.13. I2C-Schnittstelle

Das Bauteil verfügt über zwei I2C-Ports (I2C1 und I2C2), die sowohl im Multi-Master- als auch im Slave-Modus betrieben werden können. Beide Ports unterstützen den Standardmodus (100 kbit/s) und den Schnellmodus (400 kbit/s).I2C1 unterstützt den Fast+-Modus (1 Mbit/s) und verfügt über eine Strombelastbarkeit von 20 mA.

Alle ⓫-Ports unterstützen den 10-Bit- und den 7-Bit-Adressmodus sowie den Multi-7-Bit-Adressmodus (zwei Slave-Adressen, von denen eine über eine konfigurierbare Adressmaske verfügt) Sie unterstützen alle programmierbare analoge und digitale Filterung.

Tabelle 3.5 Vergleich der I2C-Funktionsumsetzungen

I2C-Eigenschaften	I2C1	I2C2
7-Bit-Adressmodus	√	√
10-Bit-Adressmodus	√	√
Standardmodus	√	√
Schnellmodus	√	√
Mehrere Zeit✂Bereiche	√	—
SMBus-Modus	√	—
Schnell+-Modus, 20 mA Treiberleistung	√	—
Wecken aus dem STOP-Modus	—	—

3.14. USART-Schnittstellen für asynchrone und synchrone Kommunikation⓫

Das Gerät verfügt über zwei asynchrone und synchrone Kommunikationsanschlüsse (USART1 und USART2) mit einer maximalen Geschwindigkeit von 9 Mbit/s.

Die Schnittstellen bieten CTS-, RTS- und RS485-DE-Signale, Hardware-Verwaltung, Multiprozessor-Modus, Host-synchrone Kommunikation sowie Ein-Draht-Halbduplex-Kommunikation. USART1 arbeitet unabhängig von der CPU.

Tabelle 3.6 Vergleich der USART-Funktionsumsetzungen

USART-Funktionen	USART1	USART2
Für MODEM erforderliche ✂ Hardware-Flusskontrolle	√	√
Kontinuierliche Kommunikation mittels DMA	√	√
Kommunikation zwischen mehreren Geräten	√	√
Synchronisationsmodus	√	√
Halbduplex-Modus	√	√
⓫ Empfangs-Timeout-Interrupt	√	—
Automatische Baudraten-Erkennung	√	—
RS485 mit ✂-Treiber-Freigabesignal	√	√

3.15. Serielle Peripherieschnittstelle (SPI)

Bis zu 2 SPI-Ports , im Slave- oder Master-Modus, Vollduplex und Halbduplex mit einer Übertragungsrate von bis zu 18 Mbit/s. Ein 3-Bit--Vorteiler ermöglicht 8 Master-Modus-Frequenzen und ist für 4 bis 16 Bit pro Frame konfigurierbar.

Alle SPI-Ports können für DMA-Operationen genutzt werden.

Die folgende Tabelle enthält detaillierte Angaben zu den von SPI1 und SPI2 implementierten Funktionen.

Tabelle 3.7 Implementierte Funktionen von SPI

SPI-Funktion	SPI1/SPI2
Hardware-CRC-Berechnung	√
Empfangs-/Sende-FIFO	√
NSS-Impulsmodus	√
TI-Modus	√

3.16. System zur Wiederherstellung der Taktfrequenz

In das Bauteil ist ein Modul zur automatischen Anpassung des internen 48-MHz-Taktes integriert, das die Genauigkeit des 48-MHz-Takts unter verschiedenen Betriebsbedingungen gewährleistet
gewährleistet wird. Der automatische Synchronisationsmechanismus basiert auf einem externen Synchronisationssignal, das entweder vom LSE-Quarzoszillator, über den externen CRS_SYNC-Pin oder per Software erzeugt wird. Für eine schnelle Inbetriebnahme kann der manuelle Modus mit dem automatischen Modus kombiniert werden.

3.17. Serielle Ein-Draht-SWD-Debugging-

Schnittstelle (SW-DP) – integrierte ARM Zwei-

Draht-Serielle Debugging-Schnittstelle (SW-DP)

Der ARM-SW-DP-Anschluss ermöglicht den Anschluss eines seriellen Debugging-Tools an den Mikrocontroller.

4. Pin-Definition




Abbildung 4.1 LQF64-Pinbelegung




Abb. 4.2 LQF48-Pinbelegung




Abbildung 4.3 LQF32-Pinbelegung




Abb. 4.4 TSSOP20-Pinbelegung




Abb. 4.5 QFN20-Pinbelegung




Abb. 4.6 QFN28-Pinbelegung

Tabelle 4.1 FT32F030x-Pinbelegung

FT32F030x										
LQFP64	LQFP48	LQFP32	TSSOP20	QFN20	QFN28	Pin-Bezeichnung	Pin-Typ	Aufbau	AF	Zusatzfunktion
1	1	1	—	—		VDD	S		Komplementäre Stromversorgung	
2	2	—	—	—	—	PC13	I/O	FT	—	RTC_TAMP1 RTC_TS RTC_OUT WKUP2
3	2	—	—	—	—	PC14-OSC32_IN (PC14)	I/O	FT	—	OSC32_IN RTC_OUT
4	4	—	—	—		PC15-OSC32_OUT (PC15)	I/O	FT	—	OSC32_OUT RTC_OUT
5	5	2	2	17		PF0-OSC_IN (PF0)	I/O	FT	—	OSC_IN
6	6	3	3	18	18	PF1-OSC_OUT (PF1)	I/O	FT	—	OSC_OUT
7	7	4	4	19	4	NRST	I/O	RST	Eingang für Geräte-Reset / interner Reset Ausgang (aktiv niedrig)	
8	—	—	—	—	—	PC0	I/O	FT	EVENTOUT	ADC_IN10
9	—	—	—	—	—	PC1	I/O	FT	EVENTOUT	ADC_IN11
10	—	—	—	—	—	PC2	I/O	FT	EVENTOUT	ADC_IN12
11	—	—	—	—	—	PC3	I/O	FT	EVENTOUT	ADC_IN13
12	8	—	—	—	—	VSSA	S		Analoge Masse	
13	9	5	5	20	5	VDDA	S		Analogstromversorgung	

FT32F030x										
LQFP64	LQFP48	LQFP32	TSSOP20	QFN20	QFN28	Pin-Bezeichnung	Pin-Typ	Aufbau	AF	Zusatzfunktion
14	10	6	6	1	6	PA0	E/A	FT	USART2_CTS	ADC_IN0
									—	RTC_TAMP2
									—	WKUP1
15	11	7	7	2	7	PA1	E/A	FT	EVENTOUT	ADC_IN1
									USART2_RTS	—
16	12	8	8	3	8	PA2	E/A	FT	USART2_TX	ADC_IN2
									TIM15_CH1	—
17	13	9	9	4	9	PA3	E/A	FT	USART2_RX	ADC_IN3
									TIM15_CH2	
18	—	—	—	—	—	PF4	E/A	FT	EVENTOUT	—
19	—	—	—	—	—	PF5	E/A	FT	EVENTOUT	—
20	14	10	10	5	10	PA4	E/A	FT	SPI1_NSS	ADC_IN4
									USART2_CK	
									TIM14_CH1	
21	15	11	11	6	11	PA5	E/A	FT	SPI1_SCK	ADC_IN5
									MCO	
22	16	12	12	7	12	PA6	E/A	FT	SPI1_MISO	ADC_IN6
									TIM3_CH1	
									TIM1_BKIN	
									TIM16_CH1	
									EVENTOUT	
23	17	13	13	8	13	PA7	E/A	FT	SPI1_MOSI	ADC_IN7
									TIM3_CH2	
									TIM14_CH1	
									TIM1_CH1N	
									TIM17_CH1	
									EVENTOUT	
									CRS_SYNC	
24	—	—	—	—	—	PC4	E/A	FT	EVENTOUT	ADC_IN14
25	—	—	—	—	—	PC5	E/A	FT	—	ADC_IN15
26	18	14	—	—	14	PB0	E/A	FT	TIM3_CH3	ADC_IN8
									TIM1_CH2N	LEDDRV
									EVENTOUT	
27	19	15	14	9	15	PB1	E/A	FT	TIM3_CH4	ADC_IN9 (S/H)
									TIM14_CH1	
									TIM1_CH3N	LEDDRV
28	20	—	—	—	—	PB2	E/A	FT	—	—
29	21	—	—	—	—	PB10	E/A	FT	I2C2_SCL	—

FT32F030x										
LQFP64	LQFP48	LQFP32	TSSOP20	QFN20	QFN28	Pin-Bezeichnung	Pin-Typ	Aufbau	AF	Zusatzfunktion
30	22	—	—	—	—	PB11	I/O	FT	I2C2_SDA EVENTOUT	—
31	23	16	15	10	16	VSS	S		Masse	
32	24	17	16	11	17	VDD	S		Digitale Stromversorgung	
33	25	—	—	—	—	PB12	I/O	FT	SPI2_NSS TIM1_BKIN EVENTOUT	—
34	26	—	—	—	—	PB13	I/O	FT	SPI2_SCK TIM1_CH1N	—
35	27	—	—	—	—	PB14	I/O	FT	SPI2_MISO TIM1_CH2N TIM15_CH1	—
36	28	—	—	—	—	PB15	I/O	FT	SPI2_MOSI TIM1_CH3N TIM15_CH1N TIM15_CH2	RTC_REFIN — — —
37	—	—	—	—	—	PC6	I/O	FT	TIM3_CH1	—
38	—	—	—	—	—	PC7	I/O	FT	TIM3_CH2	—
39	—	—	—	—	—	PC8	I/O	FT	TIM3_CH3	—
40	—	—	—	—	—	PC9	I/O	FT	TIM3_CH4	—
41	29	18	—	—	18	PA8	I/O	FT	USART1_CK TIM1_CH1 EVENTOUT MCO	LEDDRV
42	30	19	17	12	19	PA9	I/O	FT	USART1_TX TIM1_CH2 TIM15_BKIN MCO	LEDDRV
43	31	20	18	13	20	PA10	I/O	FT	USART1_RX TIM1_CH3 TIM17_BKIN	LEDDRV
44	32	21	—	—	—	PA11	I/O	FT	USART1_CTS TIM1_CH4 EVENTOUT	—
45	33	22	—	—	—	PA12	I/O	FT	USART1_CTS TIM1_CH4 EVENTOUT	—

FT32F030x										
LQFP64	LQFP48	LQFP32	TSSOP20	QFN20	QFN28	Pin-Bezeichnung	Pin-Typ	Aufbau	AF	Zusatzfunktion
46	34	23	19	14	21	PA13 (SWDIO)	I/O	FT	IR_OUT SWDIO	LEDDRV
47	35	—	—	—	—	PF6	I/O	FT	I2C2SCL	—
48	36	—	—	—	—	PF7	I/O	FT	I2C2SDA	—
49	37	24	20	15	22	PA14 (SWCLK)	I/O	FT	USART2_TX SWCLK	LEDDRV
50	38	25	—	—	23	PA15	I/O	FT	SPI1_NSS USART2_RX EVENTOUT	LEDDRV
51	—	—	—	—	—	PC10	I/O	FT	—	—
52	—	—	—	—	—	PC11	I/O	FT	—	—
53	—	—	—	—	—	PC12	I/O	FT	—	—
54	—	—	—	—	—	PD2	I/O	FT	TIM3_ETR	—
55	39	26	—	—	24	PB3	I/O	FT	SPI1_SCK EVENTOUT	LEDDRV
56	40	27	—	—	25	PB4	I/O	FT	SPI1_MISO TIM3_CH1 EVENTOUT	LEDDRV
57	41	28	—	—	26	PB5	I/O	FT	SPI1_MOSI I2C1_SMBA TIM16_BKIN TIM3_CH2	LEDDRV
58	42	29	—	—	27	PB6	I/O	FTf	I2C1_SCL USART1_TX TIM16_CH1N	LEDDRV
59	43	30	—	—	28	PB7	I/O	FTf	I2C1_SDA USART1_RX TIM17_CH1N	LEDDRV
60	44	31	—	—	1	BOOT0	I	B	Auswahl des Boot-Speichers	
61	45	—	—	16	2	PB8	I/O	FTf	I2C1_SCL TIM16_CH1	—
62	46	—	—	—	3	PB9	I/O	FTf	I2C1_SDA IR_OUT TIM17_CH1 EVENTOUT	—
63	47	32	—	—	—	VSS	S		Ground	
64	48	—	—	—	—	VDD	S		Digitale Stromversorgung	

Tabelle 4.2 Erläuterung der Abkürzungen in der Definitionsübersicht

Bezeichnung	Abkürzung	Definition
Röhrenbezeichnung	Sofern unter der Rohrbezeichnung nicht anders angegeben, entspricht die Funktion des Rohrs während und nach dem Zurücksetzen der tatsächlichen Rohrbezeichnung.	
Rohr✂-Typ	S	Stromversorgung✂
	I	Eingabe✂
	I/O	Eingabe/Ausgabe✂
I/O-Struktur	FT	5-V-I/O-fähig
	FTf	5-V-feste I/O, I2C-FM+-Modus
	B	Spezielles BOOT0 ✂
	RST	Integrierte schwache Pull-up/Pull-down-Schaltung✂ Bidirektionaler Reset✂
Anmerkungen	Sofern nicht anders angegeben, werden alle ✂ I/O-Pins während und nach dem Reset ✻ in den Eingangs-Floating-Modus	
PIN✂-Funktionen	Wiederverwendungsfunktion	Auswahl der entsprechenden ✂ Funktion über das GPIOx_AFR-Register
	Funktion hinzufügen	Die entsprechende ✂ Funktion wird direkt über das Peripherieregister ausgewählt, unabhängig vom GPIO-✂ Steuerregister

Tabelle 4.3 Multiplexfunktionen des PA-Ports

Pin-Bezeichnung	AF0	AF1	AF2	AF3	AF4	AF5	AF6
PA0		USART2_CTS					
PA1	EVENTOUT	USART2_RTS					
PA2	TIM15_CH1	USART2_TX					
PA3	TIM15_CH2	USART2_RX					
PA4	SPI1_NSS	USART2_CK			TIM14_CH1		
PA5	SPI1_SCK	MCO					
PA6	SPI1_MISO	TIM3_CH1	TIM1_BKIN			TIM16_CH1	EVENTOUT
PA7	SPI1_MOSI	TIM3_CH2	TIM1_CH1N		TIM14_CH1	TIM17_CH1	EVENTOUT
PA8	MCO	USART1_CK	TIM1_CH1	EVENTOUT	CRS_SYNC		
PA9	TIM15_BKIN	USART1_TX	TIM1_CH2			MCO	
PA10	TIM17_BKIN	USART1_RX	TIM1_CH3				
PA11	EVENTOUT	USART1_CTS	TIM1_CH4				
PA12	EVENTOUT	USART1_RTS	TIM1_ETR				
PA13	SWDIO	IR_OUT					
PA14	SWCLK	USART2_TX					
PA15	SPI1_NSS	USART2_RX		EVENTOUT			

Tabelle 4.4 Multiplexfunktionen der PB-Ports

Pin-Bezeichnung	AF0	AF1	AF2	AF3
PB0	EVENTOUT	TIM3_CH3	TIM1_CH2N	
PB1	TIM14_CH1	TIM3_CH4	TIM1_CH3N	
PB2				
PB3	SPI1_SCK	EVENTOUT		
PB4	SPI1_MISO	TIM3_CH1	EVENTOUT	
PB5	SPI1_MOSI	TIM3_CH2	TIM16_BKIN	I2C1_SMBA
PB6	USART1_TX	I2C1_SCL	TIM16_CH1N	
PB7	USART1_RX	I2C1_SDA	TIM17_CH1N	
PB8		I2C1_SCL	TIM16_CH1NPB8	
PB9	IR_OUT	I2C1_SDA	TIM17_CH1	EVENTOUT
PB10		I2C2_SCL		
PB11	EVENTOUT	I2C2_SDA		
PB12	SPI2_NSS	EVENTOUT	TIM1_BKIN	
PB13	SPI2_SCK		TIM1_CH1N	
PB14	SPI2_MISO	TIM15_CH1	TIM1_CH2N	
PB15	SPI2_MOSI	TIM15_CH2	TIM1_CH3N	TIM15_CH1N

Tabelle 4.5 PC/PD-Port-Multiplexfunktion

Pin-Bezeichnung	AF0
PC0	EVENTOUT
PC1	EVENTOUT
PC2	EVENTOUT
PC3	EVENTOUT
PC4	EVENTOUT
PC6	TIM3_CH1
PC7	TIM3_CH2
PC8	TIM3_CH3
PC9	TIM3_CH4
PD2	TIM3_ETR


Tabelle 4.6 PF-Port-Multiplexing-Funktionen

Pin-Bezeichnung	AF0
PF4	EVENTOUT
PF5	EVENTOUT
PF6	I2C2_SCL
PF7	I2C2_SDA

5. Speicherzuordnung

Programmspeicher, Datenspeicher, Register und E/A sind im selben 4-GB-✂linearen Adressraum zugeordnet. Der 4-GB-✂Adressraum✻ ist gleichmäßig in 8 Teile unterteilt, wobei jeder Teil eine Größe von 512 MB hat.

Datenbytes werden im Speicher im Little-Endian-Format gespeichert, d.✂h., das niedrigstwertige Byte eines Worts wird an der niedrigsten Byte-Adresse gespeichert, das höchstwertige Byte an der höchsten Byte-Adresse.



1 Zeile = 2048 Bit = 256 Byte = 64 Wörter 1 Seite = 2 Zeilen = 128 Wörter

1 Sektor = 4 Seiten = 8 Zeilen = 2 KByte

Abb. 5.1 Schematische Darstellung der Speicherzuordnung

Tabelle 5.1 Adressgrenzen der Peripherieregister

Bus	Adressbereich	Größe	Peripheriegerät
AHB	0x4800 1800 – 0x5FFF FFFF	~384 MB	Reserviert
	0x4800 1400 – 0x4800 17FF	1 kB	GPIOF
	0x4800 1000 – 0x4800 13FF	1 kB	Reserviert
	0x4800 0C00 – 0x4800 0FFF	1 kB	GPIOD
	0x4800 0800 – 0x4800 0BFF	1 kB	GPIOC
	0x4800 0400 – 0x4800 07FF	1 kB	GPIOB
	0x4800 0000 – 0x4800 03FF	1 kB	GPIOA
	0x4002 4400 – 0x47FF FFFF	~128 MB	Reserviert
	0x4002 3400 – 0x4002 43FF	4 kB	Reserviert
	0x4002 3000 – 0x4002 33FF	1 kB	CRC
	0x4002 2400 – 0x4002 2FFF	3 kB	Reserviert
	0x4002 2000 – 0x4002 23FF	1 kB	FLASH-Schnittstelle
	0x4002 1400 – 0x4002 1FFF	3 kB	Reserviert
	0x4002 1000 – 0x4002 13FF	1 kB	RCC
	0x4002 0400 – 0x4002 0FFF	3 kB	Reserviert
	0x4002 0000 – 0x4002 03FF	1 kB	DMA
APB	0x4001 8000 – 0x4001 FFFF	32 kB	Reserviert
	0x4001 5C00 – 0x4001 7FFF	9 kB	Reserviert
	0x4001 5800 – 0x4001 5BFF	1 kB	DBGMCU
	0x4001 4C00 – 0x4001 57FF	3 kB	Reserviert
	0x4001 4800 – 0x4001 4BFF	1 kB	TIM17
	0x4001 4400 – 0x4001 47FF	1 kB	TIM16
	0x4001 4000 – 0x4001 43FF	1 kB	TIM15
	0x4001 3C00 – 0x4001 3FFF	1 kB	Reserviert
	0x4001 3800 – 0x4001 3BFF	1 kB	USART1
	0x4001 3400 – 0x4001 37FF	1 kB	Reserviert
	0x4001 3000 – 0x4001 33FF	1 kB	SPI1
	0x4001 2C00 – 0x4001 2FFF	1 kB	TIM1
	0x4001 2800 – 0x4001 2BFF	1 kB	Reserviert
	0x4001 2400 – 0x4001 27FF	1 kB	ADC
	0x4001 0800 – 0x4001 23FF	7 kB	Reserviert
	0x4001 0400 – 0x4001 07FF	1 kB	EXTI
	0x4001 0000 – 0x4001 03FF	1 kB	SYSCFG
	0x4000 7400 – 0x4000 FFFF	35 kB	Reserviert
	0x4000 7000 – 0x4000 73FF	1 kB	PWR
	0x4000 6000 – 0x4000 6FFF	4 kB	Reserviert
AHB	0x4000 5C00 – 0x4000 5FFF	1 kB	Reserviert

Bus	Adressbereich	Größe	Peripheriegeräte
APB	0x4000 5800 – 0x4000 5BFF	1 kB	I2C2
APB	0x4000 5400 – 0x4000 57FF	1 kB	I2C1
	0x4000 4800 – 0x4000 53FF	3 kB	Reserviert
	0x4000 4400 – 0x4000 47FF	1 kB	USART2
	0x4000 3C00 – 0x4000 43FF	2 kB	Reserviert
	0x4000 3800 – 0x4000 3BFF	1 kB	SPI2
	0x4000 3400 – 0x4000 37FF	1 kB	Reserviert
	0x4000 3000 – 0x4000 33FF	1 kB	IWDG
	0x4000 2C00 – 0x4000 2FFF	1 kB	WWDG
	0x4000 2800 – 0x4000 2BFF	1 kB	RTC
	0x4000 2400 – 0x4000 27FF	1 kB	Reserviert
	0x4000 2000 – 0x4000 23FF	1 kB	TIM14
	0x4000 1400 – 0x4000 1FFF	3 kB	Reserviert
	0x4000 1000 – 0x4000 13FF	1 kB	TIM6
	0x4000 0800 – 0x4000 0FFF	2 kB	Reserviert
	0x4000 0400 – 0x4000 07FF	1 kB	TIM3
	0x4000 0000 – 0x4000 03FF	1 kB	Reserviert
SRAM	0x2000 2000 – 0x3FFF FFFF	~ 512 MB	Reserviert
	0x2000 0000 – 0x2000 1FFF	8 kB	SRAM
FLASH	0x1FFF FA00 – 0x1FFF FFFF	1,5 kB	Reserviert
	0x1FFF F800 – 0x1FFF F9FF	0,5 kB	Optionsbytes
	0x1FFF E800 – 0x1FFF F7FF	4 kB	Systemspeicher
	0x0801 0000 – 0x1FFF E7FF	~ 384 MB	Reserviert
	0x0800 0000 – 0x0800 FFFF	64 kB	Hauptprogrammbereich
	0x0001 0000 – 0x07FF FFFF	~ 128 MB	Reserviert
	0x0000 0000 – 0x0000 FFFF	64 kB	Haupt-Flash-Speicher oder Systemspeicher, oder SRAM, abhängig von der BOOT-Konfiguration

6. Elektrische Eigenschaften

6.1. Testbedingungen

Sofern nicht anders angegeben, beziehen sich alle ✂ Spannungen auf $_{VSS}$.

6.1.1. Mindest- und Höchstwerte

Sofern nicht anders angegeben, wurden die Minimal- und Maximalwerte✂ bei einer Umgebungstemperatur von TA = 25 °C $_{und\ VDD}$ = 3,3 V✂ gemessen. In den Anmerkungen✂ unter jeder Tabelle wird darauf hingewiesen, dass es sich um Daten handelt, die aus Design-Simulationen oder Prozesscharakterisierungen stammen✂ und nicht in der Serienfertigung getestet werden.

6.1.2. Typische Werte

Sofern nicht anders angegeben, basieren die typischen Daten✂ auf TA = 25 °C und $_{VDD}$ = 3,3 V. Diese Daten dienen lediglich als Designrichtlinie und wurden nicht getestet.

6.1.3. Typische Kurven

Sofern nicht anders angegeben, dienen die typischen Kurven lediglich als Orientierungshilfe für das Design und wurden nicht getestet.

6.1.4. Lastkapazität




Abb. 6.1 Lastbedingungen

6.1.5. Pin✂ Eingangsspannung




Abb. 6.2 Pin ✂ Eingangsspannung

6.1.6. Stromversorgungsschema




Abb. 6.3 Schema der Stromversorgungslösung

6.1.7. Stromverbrauchsmessung




Abbildung 6.4 Messschema für den Stromverbrauch*

6.2. Absolute Höchstwerte

Wenn die auf das Bauteil wirkende Last die in der Tabelle angegebenen maximalen Nennwerte überschreitet, kann dies zu einer dauerhaften Beschädigung des Bauteils führen. Die Angabe der maximalen Belastbarkeit bedeutet nicht, dass das Bauteil unter diesen Bedingungen einwandfrei funktioniert. Ein langfristiger Betrieb des Bauteils unter diesen Maximalbedingungen beeinträchtigt dessen Zuverlässigkeit.

Tabelle 6.1 Maximale Nennspannung

Symbol	Beschreibung	Mindestwert	Maximalwert	Einheit
V_{DD-VSS}	Externe Hauptversorgungsspannung (1)	-0,3	6,0	V
$V_{DDA-VSSA}$	Externe analoge Versorgungsspannung (1)	-0,3	6,0	V
$V_{DD-VDDA}$	Zulässige Differenz zwischen V_{DD} und V_{DDA}	0	0	V
$V_{IN(2)}$	Eingangsspannung am Pin	V_{SS} – 0,3	V_{DD} + 0,3	V
|ΔVDDx|	Spannungsunterschied zwischen verschiedenen Versorgungsanschlüssen	—	0	mV
$\|V_{SSX} - V_{SS}\|$	Spannungsunterschied zwischen verschiedenen Masseanschlüssen	—	0	mV

1. Alle Versorgungsspannungen (V_{DD}, V_{DDA}) und Masseanschlüsse (V_{SS}, V_{SSA}) müssen letztendlich an ein externes Versorgungssystem angeschlossen werden, das innerhalb des zulässigen Bereichs liegt.
2. Der maximale Wert von V_{IN} muss eingehalten werden. Die zulässigen maximalen Einspeiseströme $I_{INJ(PIN)}$ sind der folgenden Tabelle zu entnehmen.

Tabelle 6.2 Maximale Nennstromkennlinie

Symbol	Beschreibung	Maximalwert	Einheit
ΣI_{VDD}	Gesamtstrom (Versorgungsstrom) durch die V_{DD}/V_{DDA}-Spannungsleitungen (1)	120	mA
ΣI_{VSS}	Gesamtstrom (Abgangsstrom) über die V_{SS}-Masseleitung (1)	-120	
I_{VDD}	Maximaler Strom (Versorgungsstrom) pro V_{DD}-Leitung (1)	100	
I_{VSS}	Maximaler Strom (Abgangsstrom), der durch jede V_{SS}-Spannungsleitung fließt (1)	-100	
$\Sigma I_{IO(PIN)}$	Gesamter Ausgangssinkerstrom aller I/O- und Steuerpins	80	
	Alle I/O- und Steuerpins Gesamter Ausgangsstrom (Source)	-80	
I_{IO}	Beliebige I/O- und Steuerpins Ausgangs-Sink-Strom	24	
	Beliebige I/O- und Steuerpins Ausgangs-Quellstrom	-18	
$I_{IO (LED)}$	PA8–10, PA13–15, PB0–7: Sink-Strom am Ausgang	45	
	PA8–10, PA13–15, PB0–7: Source-Strom bei High-Pegel	-2	
$I_{INJ(PIN)(2) (3)}$	FT- und FTf-Transistoren Eingangs-Injektionsstrom	-1/+0	
	Rücksetz-Transistor Injektionsstrom	0/+5	
$\Sigma I_{INJ(PIN)}$	Gesamter Einspeisestrom an allen I/O- und Steuerpins (4)		

1. Alle Versorgungsspannungen (V_{DD}, V_{DDA}) und Masseanschlüsse (V_{SS}, V_{SSA}) müssen an ein externes Versorgungssystem angeschlossen werden, das innerhalb des zulässigen Bereichs liegt.
2. $I_{INJ(PIN)}$ darf seine Grenzwert auf keinen Fall überschreiten, d. h., es muss sichergestellt werden, dass V_{IN} seinen Maximalwert nicht überschreitet. Wenn V_{IN} den Maximalwert überschreitet, muss $I_{INJ(PIN)}$ extern so begrenzt werden, dass es seinen Maximalwert nicht überschreitet. Wenn VIN > V_{DD} ist, liegt ein Vorwärts-Einspeisestrom vor; wenn VIN < V_{DD} ist, liegt ein Rückwärts-Einspeisestrom vor.
3. Der Rückwärts-Injektionsstrom beeinträchtigt die analogen Eigenschaften des Bauteils.
4. Wenn an mehreren I/O-Ports gleichzeitig Injektionsströme auftreten, entspricht der Maximalwert von $\Sigma I_{INJ(PIN)}$ der Summe der absoluten Werte des Vorwärts- und des Rückwärts-Injektionsstroms.

Tabelle 6.3 Temperaturverhalten

Symbol	Beschreibung	Wert	Einheit
T_{STG}	Lagertemperaturbereich	-40 bis +150	°C
T_J	Maximale Sperrschichttemperatur	150	°C

6.3. Betriebsbedingungen

6.3.1. Allgemeine Betriebsbedingungen

Tabelle 6.4 Allgemeine Betriebsbedingungen

Symbol	Parameter	Bedingung	Mindestwert	Maximalwert	Einheit
fHCLK	Interne AHB-Taktfrequenz	—	0	72	MHz
fPCLK	Interne APB-Frequenz	—	0	72	MHz
VDD	Standard-Betriebsspannung	—	2,0	5,5	V
VDDA	Betriebsspannung des analogen Teils (ohne ADC)	VDDA = VDD	2,0	5,5	V
	Betriebsspannung des analogen Teils (mit ADC)		2,7	5,5	V
PD	Leistungsverlust bei TA = 85 °C (1)	LQFP64	—	455	mW
		LQFP48	—	370	
		LQFP32	—	357	
		TSSOP20	—	263	
		QFN28	—		
		QFN20	—		
TA	Umgebungstemperatur	Maximale Verlustleistung	-40	105	°C
		Geringe Verlustleistung (2)	-40	125	
TJ	Sperrschichttemperaturbereich		-40	125	°C

1. Bei niedrigen TA-Werten sind höhere PD-Werte zulässig, solange TJ TJMAX nicht überschreitet.
2. Bei geringer Verlustleistung kann TA auf diesen Bereich erweitert werden, solange TJ TJMAX nicht überschreitet.

6.3.2. Betriebsbedingungen beim Einschalten und beim Ausschalten

Die Parameter in der folgenden Tabelle wurden unter normalen Betriebsbedingungen ermittelt.

Tabelle 6.5 Betriebsbedingungen beim Einschalten und Ausschalten

Symbol	Parameter	Bedingung	Mindestwert	Maximalwert	Einheit
TVDD	VDD-Anstiegsgeschwindigkeit	TA = 25 °C	0		µs/V
	VDD-Abfallrate		20		

6.3.3. Eigenschaften des internen Reset- und Stromversorgungssteuerungsmoduls

Tabelle 6.6 Tabelle der Eigenschaften des internen Reset- und Stromversorgungssteuerungsmoduls

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert	Einheit
VPOR/PDR(1)	Schwellenwert für Reset beim Einschalten/beim Ausschalten	Fallflanke	—	1,68	—	V
		Anstiegsflanke	—	1,72	—	V
VPDRHYST(2)	Elektrische Hysterese	—	—	40	—	mV
tRSTTEMPO(2)	Rücksetzdauer	—	—	2,5	—	ms

1. PDR überwacht sowohl VDD als auch VDDA (sofern aktiviert), während POR nur VDD überwacht.
2. Die Daten basieren auf Spezifikationswerten und wurden nicht im Produktionstest überprüft.

Tabelle 6.7 Tabelle der programmierbaren Spannungserkennungsmerkmale

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert	Einheit
VPVD0	PVD-Schwellenwert 0	PLS[3:0] = 0000 (steigende Flanke)	1,71	1,78	1,85	V
		PLS[3:0] = 0000 (fallende Flanke)	1,61	1,68	1,75	V
VPVD1	PVD-Schwellenwert 1	PLS[3:0] = 0001 (steigende Flanke)	1,81	1,88	1,95	V
		PLS[3:0] = 0001 (fallende Flanke)	1,71	1,78	1,85	V
VPVD2	PVD-Schwellenwert 2	PLS[3:0] = 0010 (steigende Flanke)	1,90	1,98	2,05	V
		PLS[3:0] = 0010 (fallende Flanke)	1,80	1,88	1,95	V
VPVD3	PVD-Schwellenwert 3	PLS[3:0] = 0011 (steigende Flanke)	2,00	2,08	2,16	V
		PLS[3:0] = 0011 (fallende Flanke)	1,90	1,98	2,06	V
VPVD4	PVD-Schwellenwert 4	PLS[3:0] = 0100 (steigende Flanke)	2,10	2,18	2,26	V
		PLS[3:0] = 0100 (fallende Flanke)	2,00	2,08	2,16	V
VPVD5	PVD-Schwellenwert 5	PLS[3:0] = 0101 (steigende Flanke)	2,19	2,28	2,37	V
		PLS[3:0] = 0101 (fallende Flanke)	2,09	2,18	2,27	V
VPVD6	PVD-Schwellenwert 6	PLS[3:0]=0110 (steigende Flanke)	2,29	2,38	2,47	V
		PLS[3:0] = 0110 (fallende Flanke)	2,19	2,28	2,37	V
VPVD7	PVD-Schwellenwert 7	PLS[3:0] = 0111 (steigende Flanke)	2,38	2,48	2,58	V
		PLS[3:0] = 0111 (fallende Flanke)	2,28	2,38	2,48	V
VPVD8	PVD-Schwellenwert 8	PLS[3:0] = 1000 (steigende Flanke)	2,48	2,58	2,68	V
		PLS[3:0] = 1000 (fallende Flanke)	2,38	2,48	2,58	V
VPVD9	PVD-Schwellenwert 9	PLS[3:0] = 1001 (steigende Flanke)	2,58	2,68	2,78	V
		PLS[3:0] = 1001 (fallende Flanke)	2,48	2,58	2,68	V
VPVD10	PVD-Schwellenwert 10	PLS[3:0] = 1010 (steigende Flanke)	2,67	2,78	2,89	V
		PLS[3:0] = 1010 (fallende Flanke)	2,57	2,68	2,79	V
VPVD11	PVD-Schwellenwert 11	PLS[3:0] = 1011 (steigende Flanke)	2,77	2,88	2,99	V
		PLS[3:0] = 1011 (fallende Flanke)	2,67	2,78	2,89	V
VPVD12	PVD-Schwellenwert 12	PLS[3:0] = 1100 (steigende Flanke)	3,49	3,64	3,78	V
		PLS[3:0] = 1100 (fallende Flanke)				
VPVD13	PVD-Schwellenwert 13	PLS[3:0] = 1101 (steigende Flanke)	2,96	3,08	3,20	V
		PLS[3:0] = 1101 (fallende Flanke)	2,86	2,98	3,10	V
VPVD14	PVD-Schwellenwert 14	PLS[3:0] = 1110 (steigende Flanke)	3,80	3,97	4,13	V
		PLS[3:0] = 1110 (fallende Flanke)				
VPVD15	PVD-Schwellenwert 15	PLS[3:0] = 1111 (steigende Flanke)	3.15	3,28	3,41	V
		PLS[3:0] = 1111 (fallende Flanke)	3,05	3,18	3,31	V
VPVDhyst	PVD-Hysterese	—	—	100	—	mV

6.3.4. Interne Referenzspannung

Die in Tabelle 6.8 angegebenen ✂Parameter stammen aus Tests unter den in Tabelle 6.4 zusammengefassten ✂Umgebungstemperatur- und Versorgungsspannungsbedingungen✂.

Tabelle 6.8 ✂ Interne Referenzspannung (Einschubausführung)

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert	Einheit
VREFINT	Interne Referenzspannung	25 °C	—	1,25	—	V
tSTART	ADC_IN17 Puffer✂-Zeit	—	—	10 (1)	—	µs
tS_vrefint	ADC-Abtastzeit beim Auslesen der internen Referenzspannung Abtastzeit	—	4 (1)	—	—	µs
ΔVREFINT	Deckt den gesamten Temperaturbereich ab✂Interne Referenzspannung	V_{DDA} = 3 V	—	30	—	mV
TCoeff	Temperaturkoeffizient	0 °C < T_A < +85 °C	—	100	—	ppm/°C
		-40 °C < T_A < +105 °C	—	100	—	ppm/°C

1. Durch die Konstruktion gewährleistet, wurde im Produkt nicht getestet.

Tabelle 6.9 ADC-Referenzspannung

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert	Einheit
VADCREF	Interne Referenzspannung des ADC	0 °C < T_A < +85 °C	2,475	2,5	2,525	V
		-40 °C < T_A < +105 °C	2,462		2,537	

1. Durch die Konstruktion gewährleistet, jedoch nicht im Produkt getestet.

Tabelle 6.10 DAC-Referenzspannungen

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert	Einheit
VDACREF	Interne 2-V-Referenzspannung des DAC	V_{DDA} ≥ 2,5 V -40 °C < T_A < +105 °C	1,98	2,0	2,02	V
	Interne 3-V-Referenzspannung des DAC	V_{DDA} ≥ 3,5 V -40 °C < T_A < +105 °C	2,97	3,0	3,03	
	Interne 4-V-Referenzspannung des DAC	V_{DDA} ≥ 4,5 V -40 °C < T_A < +105 °C	3,96	4,0	4,04	
	DAC-Referenzspannung	-40 °C < T_A < +105 °C	—	V_{DDA}	—	

1. Durch die Konstruktion gewährleistet, wurde jedoch nicht im Produkt getestet.

6.3.5. Stromversorgungskennlinie

Der Stromverbrauch ist ein zusammengesetzter Indikator, der von verschiedenen Parametern und Faktoren abhängt, darunter Betriebsspannung, Umgebungstemperatur, I/O-Pin-Belastung, Produkt- und Softwarekonfiguration, Betriebsfrequenz, I/O-Umschaltgeschwindigkeit, Position des Programms im Speicher sowie der ausgeführte Code.

Erläuterung der Messmethode für den Stromverbrauch: Siehe Abbildung 6.4.

In diesem Abschnitt werden die Stromverbrauchswerte für alle Betriebsmodi angegeben, wobei jeweils ein optimierter Code ausgeführt wird.

Der Mikrocontroller befindet sich unter folgenden Bedingungen:

- Alle ✂ I/O-Pins ✂ befinden sich im analogen Eingangsmodus.
- Alle✂ Peripheriegeräte sind ausgeschaltet, sofern nicht anders angegeben.
- Die Zugriffszeit auf den Flash-Speicher✂ ist auf die fHCLK-Frequenz✂ abgestimmt

Bei 0 bis 24 MHz gibt es 0 Wartezustände und die Befehlsvorausholung ist deaktiviert; bei über 24 MHz gibt es 1 Wartezustand und die Befehlsvorausholung ist aktiviert.

- Wenn Peripheriegeräte aktiviert sind, gilt $f_{HCLK} = f_{PCLK}$.

Tabelle 6.11 Typische Stromaufnahme bei VDD = 5 V

Symbol	Parameter	Bedingung	fHCLK	Alle Peripheriegeräte aktiviert			Alle Peripheriegeräte deaktiviert			Einheit
				Typischer Wert bei TA(1)			Typischer Wert bei TA(1)			
				25 °C	85 °C	105 °C	25 °C	85 °C	105 °C	
IDD	Strom beim Ausführen eines Programms aus dem FLASH im Betriebsmodus✂	HSI48	48 MHz	10,79	10,91	10,87	5,77	5,88	5,88	mA
		HSE-Bypass PLL EIN	72 MHz	14,51	14,52	14,72	7,78	7,90	7,91	
			48 MHz	10,02	10,31	10,21	5,46	5,48	5,58	
			36 MHz	7,88	8,03	8,05	4,54	4,64	4,63	
			24 MHz	5,57	5,76	5,75	3,21	3,29	3,26	
			16 MHz	4,52	4,56	4,58	2,87	2,98	2,97	
		HSE-Bypass PLL AUS	8 MHz	2,01	2,06	2,09	1,15	1,23	1,24	
			1 MHz	0,35	0,38	0,40	0,25	0,27	0,29	
		HSI-PLL EIN	72 MHz	14,82	15,01	15,04	7,71	7,91	7,96	
			48 MHz	10,18	10,31	10,48	5,42	5,58	5,62	
			36 MHz	8,05	8,34	8,46	4,48	4,59	4,68	
			24 MHz	5,67	5,90	5,96	3,21	3,33	3,39	
			16 MHz	4,45	4,64	4,66	2,80	2,93	2,95	
		HSI	8 MHz	2,05	2,19	2,26	1,12	1,19	1,22	
	Stromverbrauch bei der Ausführung von Programmen aus dem SRAM im Betriebsmodus✂	HSI48	48 MHz	10,59	10,61	10,64	4,45	4,50	4,52	
		HSE-Bypass PLL EIN	72 MHz	15,76	15,91	16,05	4,89	4,93	5,02	
			48 MHz	10,73	10,86	10,98	3,31	3,36	3,43	
			36 MHz	8,16	8,19	8,35	2,52	2,56	2,61	
			24 MHz	5,52	5,55	5,68	1,72	1,75	1,80	
			16 MHz	3,72	3,77	3,85	1,20	1,22	1,26	
		HSE-Bypass PLL AUS	8 MHz	1,88	1,90	1,96	0,84	0,85	0,89	
			1 MHz	0,34	0,36	0,39	0,21	0,23	0,25	
		HSI-PLL EIN	72 MHz	15,76	16,22	16,44	4,82	4,98	5,09	
			48 MHz	10,73	11,08	11,21	3,45	3,57	3,61	
			36 MHz	8,16	8,46	8,50	2,46	2,76	2,79	
			24 MHz	5,52	5,76	5,80	1,67	1,74	1,84	
			16 MHz	3,82	3,87	3,97	1,15	1,39	1,42	
		HSI	8 MHz	1,95	2,03	2,05	0,78	0,84	1,05	

Symbol	Parameter	Bedingung	fHCLK	Alle Peripheriegeräte aktiviert			Alle Peripheriegeräte deaktiviert			Einheit
				Typischer Wert bei TA(1)			Typischer Wert bei TA(1)			
				25 °C	85 °C	105 °C	25 °C	85 °C	105 °C	
IDD	Strom im Ruhemodus✂	HSI48	48 MHz	7,92	7,94	7,97	4,32	4,37	4,45	mA
		HSE-Bypass PLL EIN	72 MHz	11,47	11,41	11,60	4,66	4,67	4,71	
			48 MHz	7,75	7,83	7,83	3,16	3,19	3,22	
			36 MHz	5,83	6,96	7,12	2,39	2,44	2,46	
			24 MHz	3,97	4,04	4,01	1,62	1,63	1,64	
			16 MHz	2,71	2,77	2,77	1,14	1,17	1,20	
		HSE-Bypass PLL AUS	8 MHz	1,38	1,42	1,43	0,61	0,63	0,64	
			1 MHz	0,28	0,30	0,32	0,18	0,20	0,22	
		HSI-PLL EIN	72 MHz	11,45	12,84	12,95	4,58	5,88	5,91	
			48 MHz	7,73	9,03	9,05	3,11	3,16	3,21	
			36 MHz	5,91	7,10	7,20	2,34	2,40	2,44	
			24 MHz	4,03	5,01	5,12	1,58	1,64	1,67	
			16 MHz	2,75	2,83	2,87	1,08	1,13	1,16	
		HSI	8 MHz	1,89	1,95	2,01	0,56	0,59	0,62	

1. Basierend auf den technischen Daten, keine Tests in der Praxis durchgeführt.

Tabelle 6.12 Typische Stromaufnahme bei VDDA-Stromversorgung

Symbol	Parameter	Bedingung	fHCLK	VDDA = 2,0 V			VDDA = 5,5 V			Einheit
				Typische Werte bei TA(1)			Typische Werte bei TA(1)			
				25 °C	85 °C	105 °C	25 °C	85 °C	105 °C	
IDDA	Betriebsmodus/Ruhemodus Ausführung von Programmen aus FLASH /SRAM Programm ausführen✂Strom	HSI48	48 MHz	369	379	382	375	385	388	µA
		HSE-Bypass PLL EIN	72 MHz	449	467	472	459	483	487	
			48 MHz	359	370	373	366	376	389	
			36 MHz	313	321	324	319	328	331	
			24 MHz	262	273	277	268	288	292	
			16 MHz	226	242	246	233	257	255	
		HSE-Bypass PLL AUS	8 MHz	43	50	52	48	55	57	
			1 MHz	43	50	52	48	55	57	
		HSI-PLL EIN	72 MHz	513	537	545	526	550	559	
			48 MHz	423	440	446	436	453	459	
			36 MHz	375	389	395	388	402	408	
			24 MHz	325	341	348	338	355	361	
			16 MHz	289	310	317	302	323	331	
		HSI	8 MHz	109	120	123	121	132	136	

1. Der Stromverbrauch bei VDDA-Stromversorgung ✻ bleibt ✂✂ konstant ✂, unabhängig davon, ob digitale Peripheriegeräte ein- oder ausgeschaltet sind, ob sich die MCU im Betriebsmodus oder im Schlafmodus befindet und ob das Programm aus dem FLASH oder aus dem SRAM ausgeführt wird.

2. Basierend auf den Spezifikationswerten, keine Tests in der tatsächlichen Produktion durchgeführt.

Tabelle 6.13 Stromverbrauch im Stopp- und Standby-Modus

Symbol	Parameter	Bedingung		Typischer Wert @ (VDD = $_{VDDA}$)									Einheit
				TA = 25 °C			TA = 85 °C			TA = 105 °C			
				2,0 V	3,3 V	5,5 V	2,0 V	3,3 V	5,5 V	2,0 V	3,3 V	5,5 V	
IDD	Strom im Stoppmodus	Regler im Betriebsmodus, alle Zeiten✂ ausgeschaltet		12,71	13,02	13,80	31,52	32,03	33,71	50,08	51,03	53,44	µA
		Der Regler befindet sich im Energiesparmodus, alle Funktionen sind ausgeschaltet✂ ausgeschaltet		3,91	4,22	4,77	20,85	20,68	22,20	42,51	42,32	44,55	
	Stromverbrauch im Standby-Modus	LSI ein, IWDG eingeschaltet		0,68	1,15	1,99	0,97	1,54	2,61	1,36	2,00	3,25	
		LSI geschlossen, IWDG geschlossen		0,39	0,64	1,07	0,62	0,95	1,56	1,01	1,41	2,20	
IDDA	Strom im Stoppmodus	VDDA-Überwachung aktiviert	Regler befindet sich im Betriebsmodus manchmal✂ ausgeschaltet	1,49	1,78	2,32	1,81	2,20	2,91	1,95	2,36	3,16	
			Regler befindet sich im Energiesparmodus – immer ✂ Aus Aus	1,49	1,79	2,32	1,81	2,19	2,91	1,97	2,39	3,20	
	Stromverbrauch im Standby-Modus		LSI ein, IWDG eingeschaltet	2,08	2,40	2,99	2,39	2,79	3,55	2,58	3,03	3,89	
			LSI geschlossen, IWDG geschlossen	1,39	1,69	2,22	1,70	2,08	2,78	1,87	2,29	3,09	
	Strom im Stoppmodus	VDDA-Überwachung ausgeschaltet	Regler befindet sich im Betriebsmodus manchmal✂ ausgeschaltet	0,95	0,99	1,08	1,07	1,16	1,35	1,26	1,32	1,54	
			Regler befindet sich im Energiesparmodus – immer ✂ Aus Aus	0,95	0,99	1,08	1,14	1,19	1,35	1,24	1,30	1,52	

1. Die Werte basieren auf Nennwerten und wurden nicht in der Produktion getestet.

Typische Stromaufnahme*

Die MCU befindet sich unter folgenden Bedingungen:

- VDD = VDDA = 3,3 V.
- Alle I/O-Pins sind als analoge Eingänge konfiguriert.
- Die Zugriffszeit auf den Flash-Speicher ist auf die fHCLK-Frequenz abgestimmt:

Bei 0 bis 24 MHz gibt es 0 Wartezustände und die Befehlsvorausholung ist deaktiviert; bei über 24 MHz gibt es 1 Wartezustand und die Befehlsvorausholung ist aktiviert.

- Wenn Peripheriegeräte aktiviert sind, gilt $f_{HCLK} = f_{PCLK}$.
- Die PLL wird bei Frequenzen über 8 MHz verwendet.
- AHB-Vorteilerverhältnisse von 2, 4, 8, 16 und 64 werden zur Erzeugung von 4 MHz, 2 MHz, 1 MHz, 500 kHz und 125 kHz verwendet.

Tabelle 6.14 Typische Stromverbräuche* im Betriebsmodus, Code aus dem FLASH geladen, Ausführung über den 8-MHz-HSE-Quarz

Symbol	Parameter	fHCLK	Betriebsmodus (typische Werte bei 25 °C)		Ruhemodus (typischer Wert bei 25 °C)		Einheit
			Peripheriegeräte eingeschaltet	Peripheriegeräte ausgeschaltet	Peripheriegeräte eingeschaltet	Peripheriegeräte ausgeschaltet	
IDD	VDD-Versorgung Stromverbrauch*	72 MHz	14,05	6,98	11,71	3,65	mA
		48 MHz	9,72	4,91	8,13	2,51	
		36 MHz	7,49	3,91	6,29	1,94	
		32 MHz	6,62	3,59	4,83	1,76	
		24 MHz	5,18	2,89	3,70	1,38	
		16 MHz	3,68	2,13	2,54	0,99	
		8 MHz	1,94	1,18	1,36	0,59	
		4 MHz	1,09	0,70	0,97	0,57	
		2 MHz	0,66	0,46	0,60	0,40	
		1 MHz	0,44	0,34	0,41	0,31	
		500 kHz	0,34	0,29	0,32	0,27	
		125 kHz	0,25	0,24	0,26	0,24	
IDDA	VDDA-Stromversorgung Stromverbrauch*	72 MHz	442				µA
		48 MHz	354				
		36 MHz	306				
		32 MHz	292				
		24 MHz	257				
		16 MHz	222				
		8 MHz	44				
		4 MHz	44				
		2 MHz	44				
		1 MHz	44				
		500 kHz	44				
		125 kHz	44				

Stromaufnahme der integrierten Peripheriegeräte*

Die Stromaufnahme* der integrierten Peripheriegeräte ist in Tabelle 6.15 aufgeführt, wobei die MCU unter folgenden Betriebsbedingungen arbeitet:

- Alle I/O-Ports befinden sich im analogen Zustand
- Alle Peripheriegeräte sind ausgeschaltet, sofern nicht anders angegeben
- Die angegebenen Werte wurden durch Messung des Stromverbrauchs* ermittelt: 1. bei ausgeschalteten Peripheriegeräten 2. bei

eingeschaltetem✂ einzelnen Peripheriegerät

- Die Umgebungs- und VDD-Versorgungsspannungsbedingungen sind in Tabelle 6.4 aufgeführt

Tabelle 6.15 Stromverbrauch der Peripheriegeräte

Peripheriegerät		Typische Werte bei 25 °C	Einheit
AHB	Busmatrix(1)	2,2	µA/MHz
	CRC	1,8	
	DMA	22,5	
	FLASH-Schnittstelle	13,0	
	GPIOA	6,1	
	GPIOB	6,1	
	GPIOC	5,9	
	GPIOD	5.1	
	GPIOF	5,6	
	SRAM	0,8	
	TOUCH	5,5	
	Alle AHB-Peripheriegeräte	74,6	
APB	APB-Brücken (2)	2,8	
	ADC	3,0	
	CRS	2,8	
	DBG	5,9	
	I2C1	8,9	
	I2C2	16,2	
	SPI1	4,5	
	SPI2	8,5	
	PWR	2,5	
	USART1	18,0	
	USART2	10,5	
	SYSCFG	2,8	
	TIM1	10,8	
	TIM3	9,5	
	TIM6	3,9	
	TIM14	5,0	
	TIM15	10,7	
	TIM16	9,5	
	TIM17	9,1	
	WWDG	2,7	
	IWDG	5,0	
	Also APB-Peripheriegeräte	152,6	

1. Wenn die CPU oder der DMA aktiviert ist, wird die BusMatrix automatisch eingeschaltet.
2. Beim Zugriff auf ein beliebiges APB-Peripheriegerät wird die APB-Brücke automatisch aktiviert.

6.3.6. Weckzeit aus dem Energiesparmodus

Tabelle 6.16: Aufwachzeit aus dem Energiesparmodus

Symbol	Parameter	Bedingung	Typischer Wert@ (V_{DD}=V_{DDA}) 3,3 V	Einheit
t_{WUSTOP}	Aufwachen aus dem Stoppmodus	Regler befindet sich im Betriebsmodus	10	µs
		Der Regler befindet sich im Energiesparmodus	10	
$t_{WUSTANDBY}$	Aufwachen aus dem Standby-Modus	—	40	
$t_{WUSLEEP}$	Aus dem Ruhemodus aufwachen	—	4 SYSCLK-Zyklen	

6.3.7. Eigenschaften der externen Taktquelle

Erzeugung eines schnellen externen Benutzer-Taktes durch einen externen Oszillator

Die folgende Tabelle enthält die Spezifikationsparameter, die unter Verwendung einer externen Hochgeschwindigkeits-Taktquelle gemessen wurden, wobei die Umgebungstemperatur und die Versorgungsspannung den Angaben in Tabelle 6.1 entsprechen.

Tabelle 6.17: Spezifikationen für externe Hochgeschwindigkeits-Taktquellen

Symbol	Parameter	Mindestwert	Typischer Wert	Maximalwert	Einheit
f_{HSE_ext}	Frequenz bei externem Benutzer	4	8	32	MHz
V_{HSEH}	OSC_IN-Eingangsspannung (High-Pegel)	0,7 V_{DD}	—	V_{DD}	V
V_{HSEL}	OSC_IN-Eingang: Low-Pegel-Spannung	V_{SS}	—	0,3 V_{DD}	
$t_{w(HSEH)}$ $t_{w(HSEL)}$	OSC_IN Hoch-/Tiefpegel-Dauer	—	15	—	ns
$t_{r(HSE)}$ $t_{f(HSE)}$	OSC_IN-Anstiegs- oder Abfallzeit	—	20	—	




Abb. 6.5 Zeitdiagramm für den Hochgeschwindigkeits-Wechselstrom mit externem Taktgeber

Von einem externen Oszillator erzeugte ✂externe Niedriggeschwindigkeits-Anwender-Taktquelle✂

Tabelle 6.18: Eigenschaften der externen Langsam-Taktquelle

Symbol	Parameter	Mindestwert	Typischer Wert	Maximalwert	Einheit
fLSE_ext	Frequenz bei externer Nutzung✂	—	32,768	1000	kHz
VLSEH	OSC32_IN-Eingang ✂ Hochpegel-Spannung	0,7 VDD	—	VDD	V
VLSEL	OSC32_IN-Eingang: Low-Pegel-Spannung	VSS	—	0,3 VDD	
tw(LSEH) tw(LSEL)	OSC32_IN Hoch-/Tiefpegel-Dauer	—	450	—	ns
tr(LSE) tf(LSE)	OSC32_IN Anstiegs- oder Abfallzeit	—	50	—	




Abb. 6.6 Zeitdiagramm für den externen Low-Speed-Takt✂ bei Wechselstrom. Der externe High-Speed-Takt✂ wird mithilfe eines Quarz- oder Keramikresonators erzeugt.

Ein externer Hochgeschwindigkeits-Takt (HSE) kann mithilfe eines 4–32-MHz-Quarz- oder Keramikresonators als Oszillator erzeugt werden. Die in diesem Abschnitt angegebenen Daten
stammen aus der Charakterisierung. In der Anwendung müssen der Resonator und die Lastkapazität so nah wie möglich an den Anschlüssen des Resonators angeordnet werden, um Ausgangsverzerrungen und die Einschwingzeit zu reduzieren.


Tabelle 6.19 Eigenschaften des HSE-Oszillators

Symbol	Parameter	Bedingung	Mindestwert (1)	Typischer Wert	Maximalwert (1)	Einheit
fOSC_IN	Oszillatorfrequenz	—	4	8	32	MHz
RF	Rückkopplungswiderstand	—	—	3,6	—	MΩ
IDD	HSE-Strom✲Verbrauch	✂Aktivphase	—	8,5		mA
		VDD = 3,3 V, RM = 30 Ω, CL = 10 pF bei 8 MHz	—	0,6	—	
		VDD = 3,3 V, RM = 45 Ω, CL = 10 pF bei 8 MHz	—	0,6	—	
		VDD = 3,3 V, RM = 30 Ω, CL = 5 pF bei 32 MHz	—	0,6	—	
		VDD = 3,3 V, RM = 30 Ω, CL = 10 pF bei 32 MHz	—	0,6	—	
		VDD = 3,3 V, RM = 30 Ω, CL = 20 pF bei 32 MHz	—	0,8	—	

Symbol	Parameter	Bedingung	Mindestwert(1)	Typischer Wert	Maximalwert(1)	Einheit
gm	Oszillator✂Transkonduktanz	✂Dynamik	10	—	—	mA/V
tSU(HSE)(2)	✂Anlaufzeit	VDD ✂stabil✂	—	2	—	ms

1. Die Werte basieren auf Spezifikationen und wurden nicht in der Produktion getestet

2. tSU(HSE)✂✂ ist die Zeit, die verstreicht, ✂ von der Aktivierung von HSE durch die Software ⓫ bis zum Erreichen eines stabilen ✂ 8-MHz-Oszillatorsignals ✂. Dieser Wert ✂ wurde mit einem Standard-Quarzoszillator gemessen ✂ und kann je nach Quarz variieren.



REXT Der Wert wird durch die Eigenschaften des Quarzes✂ bestimmt

Abb. 6.7 Typische Anwendung mit einem 8-MHz-Quarz✂

Für CL1 und CL2 ✂ wird empfohlen, hochwertige ✂, speziell für Hochfrequenzanwendungen entwickelte ✂ Keramikkondensatoren im Bereich von 5 pF bis 20 pF zu verwenden und einen Quarz oder Resonator auszuwählen, der den Anforderungen entspricht.In der Regel sind CL1 und CL2 gleich groß; Quarzhersteller geben die Lastkapazität ✂ üblicherweise als Reihenschaltung von CL1 und CL2 an✂. Bei der Auswahl von CL1 und CL2 sollten die Kapazitätsimpedanzen der Leiterplatte (PCB) und der MCU-Anschlüsse berücksichtigt werden (die Kapazität der Anschlüsse und der Leiterplatte kann grob auf 10 pF geschätzt werden).

Bei Verwendung eines Quarz- oder Keramikresonators zur Erzeugung eines externen Takts mit niedriger Frequenz

(LSE) kann ein 32,768-kHz-Quarz-/Keramikresonator zur Bildung eines Oszillators verwendet werden. Die in diesem Abschnitt angegebenen Daten ✂stammen aus Charakterisierungsmessungen✂. In der Anwendung müssen der Resonator und die Lastkapazität so nah wie möglich an den Anschlüssen des Oszillators ✂ angeordnet werden, um Ausgangsverzerrungen und die ✂Stabilisierungszeit

✂.

Tabelle 6.20 Eigenschaften des LSE-Oszillators (fLSE = 32,768 kHz)

Symbol	Parameter	Bedingung	Typischer Wert@ (VDD = VDDA)		Einheit
			3,3 V	5,5 V	
IDD	LSE-Stromverbrauch✲	LSEDRV[1:0]=00	0,6	1,3	µA
		LSEDRV[1:0] = 01	0,8	1,5	
		LSEDRV[1:0] = 10	0,7	1,4	
		LSEDRV[1:0] = 11	0,9	1,6	
gm	Transkonduktanz des Oszillators	LSEDRV[1:0]=00	5		µA/V
		LSEDRV[1:0] = 01	11		
		LSEDRV[1:0] = 10	8		
		LSEDRV[1:0] = 11	15		
tSU(LSE)(2)	✂Anlaufzeit	VDD ✂stabil✂	2		s

1. Die Werte basieren auf den Spezifikationswerten und wurden in der Produktion getestet

2. tSU(HSE)✂✂ Einschaltzeit, ✂ von der softwareseitigen Aktivierung von LSE ⓫ bis zum Erreichen eines stabilen ✂ 32,768-kHz-Oszillators ✂. Dieser Wert ✂ wurde an einem Standard-Quarzoszillator gemessen ✂ und kann je nach Quarz variieren.




Abb. 6.8 Typische Anwendung mit einem 32,768-kHz-Quarz✂

6.3.8. Interne✂Quellencharakteristik

Interner Hochgeschwindigkeits-RC-Oszillator (HSI)

Die folgende Tabelle enthält die ✂Spezifikationsparameter✂, die unter den in Tabelle 6.1 angegebenen Bedingungen hinsichtlich Umgebungstemperatur und Versorgungsspannung gemessen wurden.

Tabelle 6.21 Eigenschaften des HSI-Oszillators

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert	Einheit
fHSI	Frequenz	—	—	8	—	MHz
TRIM	HSI-Kalibrierungsschrittweite	—	—	0,5	—	%
DUCY	Tastverhältnis	—	45	—	55	%
ACC	HSI-Genauigkeit	-40 bis 105 °C	—	±2,5	—	%
		-10 bis 85 °C	—	±1,5	—	
		0 bis 85 °C	—	±1,1	—	
		0–70 °C	—	±1,0	—	
		25 °C	—	±1,0	—	
tSU(HSI)	HSI ✂-Aktivierungszeit	—	—	5	—	µs
IDDA(HSI)	HSI-Leistungsaufnahme	—	—	100	—	µA

Interner Hochgeschwindigkeits-RC-Oszillator mit 14 MHz (HSI14)

Tabelle 6.22 Eigenschaften des HSI14-Oszillators

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert	Einheit
fHSI14	Frequenz	—	—	14	—	MHz
TRIM	HSI14-Kalibrierungsschrittweite	—	—	0,39	—	%
DUCY	Tastverhältnis	—	45	—	55	%
ACC	HSI14 Genauigkeit	-40 bis 105 °C	—	±2,0	—	%
		-10 bis 85 °C	—	±1,5	—	
		0 bis 70 °C	—	±1,0	—	
		25 °C	—	±1,0	—	
tSU(HSI14)	HSI14 ✂ Auslösezeit	—	—	2	—	µs
IDDA (HSI14)	Stromaufnahme des HSI14	—	—	60	—	µA

Interner Hochgeschwindigkeits-48-MHz-RC-Oszillator (HSI48)

Tabelle 6.23 Eigenschaften des HSI48-Oszillators

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert	Einheit
f_{HSI48}	Frequenz	—	—	48	—	MHz
TRIM	HSI48-Kalibrierungsschrittweite	—	—	0,14	—	%
DUCY	Tastverhältnis	—	45	—	55	%
ACC	HSI48 Genauigkeit	–40 bis 105 °C	—	±1,5	—	%
		-10 bis 85 °C	—	±1,0	—	
		0 bis 70 °C	—	±1,0	—	
		25 °C	—	±1,0	—	
$t_{SU(HSI48)}$	HSI48 ✂ Auslösezeit	—	—	16	—	µs
$I_{DDA (HSI48)}$	Stromverbrauch des HSI48	—	—	330	—	µA

Interner RC-Oszillator mit niedriger Geschwindigkeit (LSI)

Tabelle 6.24 Eigenschaften des LSI-Oszillators

Symbol	Parameter	Mindestwert	Typischer Wert	Maximalwert	Einheit
f_{LSI}	Frequenz	37	40	43	kHz
$t_{SU(LSI)(1)}$	LSI ✂ Laufzeit	—	19	48	µs
$I_{DDA(LSI)(1)}$	LSI-Leistungsaufnahme	—	0,7	1,1	µA

1. Die Daten basieren auf Spezifikationswerten und wurden nicht in der Produktion getestet.

6.3.9. PLL-Spezifikationen

Die folgende Tabelle listet die ✂Parameter✂ auf, die unter den in Tabelle 6.1 ✂angegebenen✂ Umgebungs- und Versorgungsspannungsbedingungen gemessen wurden.

Tabelle 6.25 PLL-Spezifikationen

Symbol	Parameter	Mindestwert	Typischer Wert	Maximalwert	Einheit
f_{PLL_IN}	Bei PLL-Eingang✂	0,8	8	24	MHz
	Bei PLL-Eingang✂ Tastverhältnis	40	–	60	%
f_{PLL_OUT}	Bei PLL-Ausgang✂	16	–	96	MHz
t_{LOCK}	PLL-Einkoppelzeit	–	–	200	µs
Jitter $_{der\ PLL}$	Jitter über einen Zyklus✂	–	–	300	ps

6.3.10. Speichereigenschaften

Sofern nicht anders angegeben, wurden alle Kenngrößen bei T_A = -40 bis 105 °C ermittelt.

Tabelle 6.26 Eigenschaften des Flash-Speichers

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert (1)	Einheit
tprog	32 Bit Programmierzeit	TA = -40 bis 105 °C	—	25	—	µs
tERASE	Seite (0,5 kB) Löschzeit	TA = -40 bis 105 °C	—	2	—	ms
tME	Gesamte Löschzeit	TA = -40 bis 105 °C	—	8	—	ms
IDD	Versorgungsstrom	Schreibmodus	—	—	10	mA
		Löschmodus	—	—	12	mA

1. Die Werte basieren auf den Spezifikationen und wurden nicht in der Produktion getestet.

Tabelle 6.27 Lebensdauer und Datenaufbewahrungsdauer des Flash-Speichers

Symbol	Parameter	Bedingung	Mindestwert (1)	Einheit
NEND	Lebensdauer (Anzahl der Schreib-/Lesezyklen)	TA = -40 bis 105 °C	100	Tausend
tRET	Datenspeicherdauer	TA = 85 °C (2), nach 1.000 Schreib-Lösch-Zyklen	20	Jahre
		TA = 105 °C (2), nach 1.000 Schreib-Lösch-Zyklen	10	
		TA = 55 °C (2), nach 10.000 Schreib-Lösch-Zyklen	—	

1. Die Daten basieren auf theoretischen Werten und wurden nicht in der Praxis getestet.
2. Gilt für den gesamten Temperaturbereich.

6.3.11. EMV-Eigenschaften

Empfindlichkeitstests werden im Rahmen der Gesamtbewertung des Produkts stichprobenartig durchgeführt. Funktionale EMS (elektromagnetische Empfindlichkeit)

Bei Ausführung einer einfachen Anwendung (Blinken von 2 LEDs über die I/O-Ports) werden am Testmuster zwei Arten elektromagnetischer Störungen angelegt, bis ein Fehler auftritt; das Blinken der LEDs zeigt an, dass ein Fehler aufgetreten ist:

- Elektrostatische Entladung (ESD) (positive und negative Entladung) wird an alle Pins des Chips angelegt, bis ein Funktionsfehler auftritt. Dieser Test entspricht der Norm IEC 61000-4-4.
- FTB: An V_{DD} und V_{SS} wird über einen 100-pF-Kondensator eine Transientenspannung in Form einer Impulsfolge (positiv und negativ) angelegt, bis ein Funktionsfehler auftritt; dies entspricht der Norm IEC 61000-4-4.

Durch einen Chip-Reset kann der normale Betrieb des Systems wiederhergestellt werden.

Tabelle 6.28 EMS-Eigenschaften

Symbol	Parameter	Bedingung	Stufe/Typ
VFESD	Wird an einen beliebigen I/O-Anschluss angelegt und führt zu einem Funktionsfehler Spannungsgrenzwerte	VDD = 3,3 V, TA = 25 °C, fHCLK = 72 MHz, gemäß Norm IEC 61000-4-2	—
VEFTB	Wird über einen 100-pF-Kondensator an V_{DD} und V_{SS} angelegt , bis ein Funktionsfehler auftritt – Grenzwerte für transiente Impulsspannungen	VDD = 3,3 V, TA = 25 °C, fHCLK = 72 MHz, entspricht der Norm IEC 61000-4-4	4 A

Entwickeln Sie robuste ✂Software, um Störungsprobleme ✂zu vermeiden

EMV-Bewertung und -Optimierung auf Bauteilebene, durchgeführt in einer typischen Anwendungsumgebung. Es ist zu beachten, dass ein gutes EMV-Verhalten eng mit der jeweiligen Anwendung und der spezifischen Software zusammenhängt. Daher wird empfohlen, die Software EMV-technisch zu optimieren und entsprechende EMV-Zertifizierungstests durchzuführen.

Software✂Empfehlung

Der Software-Prozess muss Maßnahmen zur Vermeidung von Programmausbrüchen enthalten, wie z. B.:

- ✲ das Zurücksetzen des Programmzählers
- Unbeabsichtigtes ✂ Zurücksetzen
- Beschädigung ✲ kritischer Daten

Tests vor der Zertifizierung✂

Viele häufige✂ Fehler (unerwarteter✂ Reset und Beschädigung des Programmzählers✲) lassen sich reproduzieren, indem man manuell am NRST-Pin✂ einen Low-Pegel anlegt oder am Quarz-Pin✂ einen 1 Sekunde✂ andauernden Low-Pegel einspeist.

Bei der Durchführung von ESD-Tests können Spannungen, die über die Anwendungsanforderungen hinausgehen, direkt an den Chip angelegt werden. Wenn unerwartete Reaktionen festgestellt werden, muss der Software-Teil verstärkt werden, um nicht behebbare Fehler zu verhindern.

Elektromagnetische Störungen (EMI)

Bei der Ausführung einer einfachen✂ Anwendung (Blinken von zwei LEDs über die I/O-Ports) werden die vom Chip ausgestrahlten✂ elektromagnetischen Felder gemessen. Dieser Test entspricht der Norm IEC 61967-2, die die Testplatine und die Last an den Anschlüssen✂✂ vorschreibt.

Tabelle 6.29 EMI-Eigenschaften

Symbol	Parameter	Bedingungen	Überwachungsfrequenzband✂	Maximalwert (f_{HSE}/f_{HCLK}) 8/48 MHz	Einheit
SEMI	Spitzenwert	VDD = 3,6 V, TA = 25 °C Entspricht der Norm EN 55022	0,1–30 MHz	-8	dBµV
			30–130 MHz	—	
			130 MHz bis 1 GHz	-6	
			EMI-Klasse	Klasse B	—

6.3.12. Elektrische Empfindlichkeit

Basierend auf drei verschiedenen✂ Tests (ESD, LU) und unter Verwendung spezifischer✂ Messmethoden wird der Chip einer Belastungsprüfung unterzogen, um seine✂ Leistung hinsichtlich der elektrischen Empfindlichkeit✂ zu bestimmen.

Elektrostatische Entladung (ESD)

Eine elektrostatische Entladung (ein positiver✂ Impuls, gefolgt von einem negativen✂ Impuls im Abstand von einer Sekunde✂) wird an alle✂ Probenanschlüsse✂ angelegt, wobei die Probengröße von der Anzahl der Stromversorgungsanschlüsse✂ auf dem Chip abhängt. Dieser Test entspricht der Norm JESD22-A114/C101.

Tabelle 6.30 ESD-Eigenschaften

Symbol	Parameter	Bedingungen	Gehäuse	Typ	Maximalwert (1)	Einheit
$V_{ESD\ (HBM)}$	Elektrostatische Entladungsspannung (Human-Body-Modell)	TA = 25 °C, gemäß MTL-STD-883G Methode 3015.7	Alle	2	3000	V
$V_{ESD\ (CDM)}$	Elektrostatische Entladungsspannung (Modell für Ladegeräte)	TA = 25 °C, gemäß MTL-STD-883G Methode 3015.7	Alle	C2	500	V

1. Die Daten basieren auf Nennwerten und wurden nicht in der Praxis getestet.

Statische Verriegelung

Zur Bewertung der Verriegelungsleistung müssen an 6 Proben zwei komplementäre statische Verriegelungstests durchgeführt werden:

- Für jeden Spannungsanschluss ist eine Versorgungsspannung bereitzustellen, die über dem Grenzwert liegt
- An jedem Eingangs-, Ausgangs- und konfigurierbaren I/O-Pin wird Strom eingespeist

Diese Tests entsprechen dem EIA/JESD 78A-Standard für IC-Lock-Tests.

Tabelle 6.31 Elektrische Empfindlichkeitseigenschaften

Symbol	Parameter	Bedingung	Typ
LU	Statischer Verriegelungstyp	TA = 25 °C, gemäß JESD78A-Standard	I

6.3.13. I/O-Stromeinspeisungseigenschaften

Als allgemeine Regel gilt, dass während des normalen Produktbetriebs das Einspeisen von Strom in die I/O-Ports aufgrund einer externen Spannung unterhalb von VSS oder oberhalb von VDD (für Standard- 3-V-I/O) vermieden werden sollte. Um jedoch im Falle eines unerwarteten, anomalen Einspeisungsereignisses einen Hinweis auf die Robustheit des Mikrocontrollers zu geben, werden während der Charakterisierung des Bausteins auf Basis von Mustern Magnetempfindlichkeitstests durchgeführt.

- Empfindlichkeit gegenüber I/O-Strominjektion

Während das Bauteil einfache Anwendungen ausführt, wird es durch das Einspeisen von Strom in programmierte I/O-Pins im Floating-Input-Modus belastet. Wenn nacheinander in jeden einzelnen I/O-Pin Strom eingespeist wird, wird das Bauteil auf Funktionsfehler überprüft. Parameter außerhalb des zulässigen Bereichs deuten auf einen Fehler hin: Der ADC-Fehlerwert überschreitet einen bestimmten Schwellenwert (>5 LSB TUE), die Stromzufuhr an benachbarten Pins überschreitet die Spezifikation oder es liegt ein anderer Funktionsfehler vor (z. B. Reset, Abweichung der Oszillatorfrequenz).

Die Testergebnisse werden in der folgenden Tabelle aktualisiert

Tabelle 6.32 I/O-Einspeisestrom

Symbol	Beschreibung	Funktion		Einheit
		Negative Einspeisung	Positive Einspeisung	
I_{INJ}	BOOT0-Einspeisestrom	0	NA	mA
	PA11, PA12 Einspeisestrom	-5	NA	
	NRST Einspeisestrom	0	+5	
	Sonstige Anschlüsse Einspeisestrom	-1	NA	

6.3.14. Eigenschaften der E/A-Ports

● Allgemeine Ein- und Ausgabeeigenschaften

Sofern nicht anders angegeben, wurden die in der Tabelle aufgeführten ✂Parameter✂ unter den in Tabelle 6.1 ✂genannten Bedingungen gemessen. Alle ✂I/O-Ports sind so ausgelegt, dass sie den CMOS- und TTL-Standards entsprechen ✂(mit Ausnahme von BOOT0).

Tabelle 6.33 Statische Eigenschaften der I/O-Ports

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert	Einheit
V_{IL}	Eingangs-Low-Pegel-Spannung	FT I/O	—	—	$0,3\ V_{DD}$	V
		BOOT0	—	—	$0,3\ V_{DD}$ -0,3	
		Alle I/Os außer dem BOOT0-Pin	—	—	$0,3\ V_{DD}$	
V_{IH}	Eingangsspannung (High-Pegel)	FT I/O	$0,5\ V_{DD}$ +0,2	—	—	V
		BOOT0	$0,2\ V_{DD}$ +0,95	—	—	
		Alle I/Os außer dem BOOT0-Pin	$0,7\ V_{DD}$	—	—	
V_{hys}	I/O ✂ Spannungshysterese des Schmitt-Triggers	FT I/O	—	100	—	mV
		BOOT0	—	300	—	
I_{lkg}	Eingangsleckstrom (1)	FT I/O im digitalen Modus $V_{SS} \le V_{IN} \le V_{DD}$	—	—	±0,1	µA
		FT I/O (2) $V_{DD} \le V_{IN} \le 5$ V	—	—	10	
R_{PU}	Äquivalenter Widerstand bei schwachem Pull-up (3)	$V_{IN} = V_{SS}$	—	46	—	kΩ
R_{PD}	Äquivalenter Widerstand bei schwachem Pull-Down	$V_{IN}=V_{DD}$	—	43	—	kΩ
C_{IO}	I/O-Anschluss ✂Kapazität	—	—	5	—	pF

1. Wenn an benachbarten ✂Anschlüssen✂ ein negativer Strom eingespeist wird, kann der Leckstrom den Maximalwert überschreiten; siehe Tabelle 6.32 „Empfindlichkeit gegenüber I/O-Stromeinspeisung“.
2. Um eine Spannung von mehr als V_{DD} + 0,3 V aufrechtzuerhalten, müssen die internen Pull-up- und Pull-down-Widerstände deaktiviert werden.
3. Die Pull-up- und Pull-down-Widerstände✂ sind als echte✂ Widerstände in Reihe mit einem schaltbaren✂ PMOS/NMOS-Transistor ausgelegt. Der Widerstand dieses PMOS/NMOS-Schalters✂ ist sehr gering (etwa 10 %).

● Ausgangsstrombelastbarkeit

GPIO-Ports (General-Purpose Input/Output) können Ströme von bis zu +/-8 mA aufnehmen oder abgeben und nehmen einen Strom von +20 mA auf (nicht streng✂VOL). In Anwenderanwendungen muss bei der Anzahl der I/O-Ports sichergestellt werden, dass der Treiberstrom die in Abschnitt 5.2 angegebenen absoluten Höchstwerte nicht überschreitet:

➢ Die Summe der von allen I/O-Ports aus VDD bezogenen Ströme sowie der maximale Betriebsstrom, den die MCU aus VDD bezieht, dürfen den absoluten Höchstwert I_{VDD} nicht überschreiten (siehe Tabelle 6.2).

➢ Die Summe der von allen I/O-Ports aus VSS entnommenen Ströme sowie der maximale Betriebsstrom, den die MCU aus VSS entnimmt, darf den absoluten Höchstwert I_{VSS} nicht überschreiten (siehe Tabelle 6.2).

● Ausgangsspannung

Sofern nicht anders angegeben, wurden die in der folgenden Tabelle aufgeführten „✂Parameter✂“ unter den in Tabelle 6.1 angegebenen Bedingungen hinsichtlich Umgebungstemperatur und VDD-Versorgungsspannung gemessen. Alle „✂I/O-Ports✂“ sind „✂CMOS- und TTL-kompatibel✂“.

Tabelle 6.34 Ausgangsspannungskennlinie (1)

Symbol	Parameter	Bedingung	Minimalwert	Maximalwert	Einheit
VOL	I/O-Pin – Ausgang auf Low-Pegel	|IIO| = 8 mA, VDD ≥ 2,7 V	—	0,4	V
VOH	I/O-Pin ✂ Ausgang auf High-Pegel		VDD – 0,4	—	
V OL(2)	I/O-Pin – Ausgang auf Low-Pegel	|IIO| = 20 mA, VDD ≥ 2,7 V	—	1.3	V
V OH(2)	I/O-Pin ✂ Ausgang auf High-Pegel		VDD – 1,3	—	
V OL(2)	I/O-Pin – Ausgang auf Low-Pegel	|IIO| = 6 mA	—	0,4	V
V OH(2)	I/O-Pin ✂ Ausgang auf High-Pegel		VDD – 0,4	—	
VOLFm+(2)	FTF-I/O-Ausgang im FM-Modus: niedrige Spannung	|IIO| = 20 mA, VDD ≥ 2,7 V	—	0,4	V
		|IIO| = 10 mA	—	0,4	V

1. Der vom Chip aufgenommene oder ausgegebene Strom IIO muss die in Tabelle x angegebenen absoluten Höchstwerte einhalten, und die Summe aller von den I/Os aufgenommenen oder ausgegebenen Ströme muss die absoluten Höchstwerte einhalten.
2. Basierend auf Charakterisierungsergebnissen und -werten. Nicht in der Produktion getestet.

● Wechselstrom-Eingangs- und Ausgangscharakteristik

Die Definitionen und Werte der AC-Eigenschaften der Ein- und Ausgänge✂ sind in der folgenden Abbildung bzw. Tabelle aufgeführt.

Sofern nicht anders angegeben, wurden die in der folgenden Tabelle aufgeführten ✂Parameter✂ unter den in Tabelle 6.1 angegebenen Bedingungen hinsichtlich Umgebungstemperatur und Versorgungsspannung gemessen.

Tabelle 6.35 Wechselstrom-Eigenschaften der Ein- und Ausgänge

OSPEEDy[1:0]	Symbol	Parameter	Bedingung	Minimalwert	Maximalwert	Einheit
x0	fmax(IO)out	Minimale Frequenz	CL = 50 pF, VDD ≥ 2,4 V	—		MHz
	tf(IO)out	Abfallzeit vom hohen auf den niedrigen Pegel am Ausgang		—		ns
	tr(IO)out	Anstiegszeit vom niedrigen auf den hohen Pegel		—		
01	fmax(IO)out	Maximale Frequenz	CL = 50 pF, VDD ≥ 2,4 V	—		MHz
	tf(IO)out	Abfallzeit vom hohen auf den niedrigen Pegel am Ausgang		—		ns
	tr(IO)out	Anstiegszeit vom niedrigen auf den hohen Pegel		—		
11	fmax(IO)out	Maximale Frequenz	CL = 30 pF, VDD ≥ 2,7 V	—		MHz
			CL = 50 pF, VDD ≥ 2,7 V	—		
			CL = 50 pF, 2,4 V ≤ VDD < 2,7 V	—		
	tf(IO)out	Abfallzeit vom hohen auf den niedrigen Pegel am Ausgang	CL = 30 pF, VDD ≥ 2,7 V	—		ns
			CL = 50 pF, VDD ≥ 2,7 V	—		
			CL = 50 pF, 2,4 V ≤ VDD < 2,7 V	—		

OSPEEDy[1:0]	Symbol	Parameter	Bedingung	Minimalwert	Maximalwert	Einheit
11	$t_{r(IO)out}$	Anstiegszeit vom niedrigen auf den hohen Pegel am Ausgang	CL = 30 pF, VDD ≥ 2,7 V	—		ns
			CL = 50 pF, VDD ≥ 2,7 V	—		
			CL = 50 pF, 2,4 V ≤ VDD < 2,7 V	—		
Fm+-Konfiguration (4)	$f_{max(IO)out}$	Maximale Frequenz	CL = 50 pF, VDD ≥ 2,4 V	—		MHz
	$t_{f(IO)out}$	Abfallzeit vom hohen auf den niedrigen Pegel am Ausgang		—		ns
	$t_{r(IO)out}$	Zeit vom niedrigen auf den hohen Pegel ✂Anstiegszeit		—		
—	t_{EXTIpw}	Vom EXTI-Controller erkannte ✂ Impulsbreite des externen Signals	—		—	ns

1. Die Geschwindigkeit des I/O-Ports ✂ kann über SPEEDy [1:0] konfiguriert werden. Siehe die Erläuterungen zu den GPIO-Port-Konfigurationsregistern ✂ im Referenzhandbuch.
2. Durch das Design gewährleistet, wird in der Produktion nicht getestet.
3. Die maximale Frequenz ist in Abbildung
4. Bei Einstellung auf den FM-Modus ist die I/O-Geschwindigkeitssteuerung✻ deaktiviert. Eine detaillierte Beschreibung der FM-I/O-Konfiguration finden Sie im Referenzhandbuch




Abb. 6.10 Definition der I/O-Wechselstromcharakteristik


Wenn $(t_r + t_f) \leq \frac{2}{3} T$ gilt und der Tastgrad ✂ (45–55 %) bei einer Last von 50 pF die maximale ✂ Frequenz erreicht

6.3.15. NRST-Transistor✂-Eigenschaften

Der NRST-Pin✂ wird im CMOS-Verfahren angesteuert und ist mit einem nicht abschaltbaren✂ Pull-up-Widerstand $_{RPU}$ verbunden. Sofern nicht anders angegeben, wurden die in der folgenden Tabelle aufgeführten Parameter✂ unter den in Tabelle 6.1✂ angegebenen Bedingungen hinsichtlich Umgebungstemperatur und VDD-Versorgungsspannung gemessen✂.

Tabelle 6.36 Eigenschaften der NRST-Pins

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert	Einheit
VIL(NRST)	NRST-Eingangsspannung bei niedrigem Pegel	—	—	—	0,3 $_{VDD}$ + 0,07	V
VIH(NRST)	NRST-Eingangsspannung (High-Pegel)	—	0,445 $_{VDD}$ + 0,398	—	—	
Vhys(NRST)	NRST-Schmitt-Trigger-Spannungshysterese	—	—	200	—	mV
RPU	Äquivalenter Widerstand bei schwachem Pull-up	—	—	4,3	—	kΩ
VF(NRST)	NRST-Filterung	—	—	160	—	ns
VNF (NRST)	NRST ohne Filterung	—	500	—	—	



1. Externer Kondensator zum Schutz vor einem parasitären Reset
2. Der Anwender muss sicherstellen, dass das NRST-Potential unter dem in Tabelle 6.3.31 angegebenen Maximalwert $_{V(IL(NRST))}$ liegt, da die MCU andernfalls nicht zurückgesetzt werden kann

Abb. 6.11 ✂Empfehlung✂ Schutz des NRST-Pins✂

6.3.16. Eigenschaften des 12-Bit-ADC

Sofern nicht anders angegeben, handelt es sich bei den in Tabelle 6.37 aufgeführten ✂Parametern✂ um vorläufige Werte, die unter den in Tabelle 6.1 zusammengefassten Bedingungen hinsichtlich Umgebungstemperatur, f_{PCLK}-Frequenz und V_{DDA}-Versorgungsspannung ermittelt wurden.

Hinweis: Es wird empfohlen, nach jedem Einschalten eine Kalibrierung durchzuführen.

Tabelle 6.37 ADC-Spezifikationen

Symbol	Parameter	Bedingungen	Minimalwert	Typischer Wert	Maximalwert	Einheit
V_{DDA}	Für ADC ✂ Analoge Versorgungsspannung	—	2,7	—	5,5	V
$I_{DDA\ (ADC)}$	ADC(1) Betriebsstrom	VDD = VDDA = 3,3 V	—	0,7	—	mA
f_{ADC}	ADC-Frequenz✂	—	—	14	—	MHz
$f_{S(2)}$	Abtastrate	—	—	1	—	MHz
$f_{TRIG(2)}$	Externe Triggerfrequenz	fADC = 14 MHz	—	—	823	kHz
		—	—	—	17	1/f-ADC
V_{AIN}	Spannungsumwandlungsbereich	—	0	—	V_{REF+}	V
$R_{AIN(2)}$	Externe Eingangsimpedanz	—	—	—	50	kΩ
$R_{ADC(2)}$	Abtastschalterwiderstand	—	—	1	—	kΩ
$C_{ADC(2)}$	Interner Abtast- und Haltekondensator	—	—	3	—	pF
$t_{CAL(2)(3)}$	Kalibrierungszeit	fADC = 14 MHz	8,4			µs
		—	117			1/f-ADC
$W_{LATENCY(2)(4)}$	Schreibverzögerung des ADC_DR-Registers	—	2	—	3	1/fPCLK
$t_{latr(2)}$	Trigger-Umwandlungsverzögerung	—	2	—	3	1/f-ADC
Jitter-ADC	ADC-Jitter bei der Auslösung der Wandlung✂	—	—	1	—	1/f-ADC
$t_{S(2)}$	Abtastzeit	fADC = 14 MHz	0,107	—	17,1	µs
		—	1,5	—	239,5	1/f-ADC
$t_{STAB(2)}$	Stabilisierungszeit	—	20			1/f-ADC
$t_{CONV(2)}$	Gesamtkonvertierungszeit (einschließlich Abtastzeit)	fADC = 14 MHz 12-Bit-Auflösung	—	—	18	µs
		12-Bit-Auflösung	14 bis 252 (Iterationszeit bei der Abtastung Zyklus+12)			1/f-ADC

1. Bei der Umwandlung der abgetasteten Werte (bei einer Periode von 12,5 × ADC) sind ein zusätzlicher Stromverbrauch von 100 µA am IDDA und 60 µA am IDD zu berücksichtigen.
2. Design-Garantie, nicht im Produkt getestet.
3. Die angegebenen Werte beziehen sich ausschließlich auf die ADC-Timings. Verzögerungen beim Zugriff auf Register sind nicht enthalten.
4. Dieser Parameter legt die Übertragungsverzögerung des Umrechnungsergebnisses in das ADC_DR-Register✂ fest. Zu diesem Zeitpunkt wird das EOC-Flag gesetzt. Gleichung 1: Formel für den maximalen RAIN-Wert

$$R_{AIN} < \frac{T_S}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$$

Die obige Formel (Gleichung 1) dient zur Überprüfung, ob der zulässige Fehler kleiner als 1/4 LSB ✂ maximale externe Impedanz ist. Hier gilt N = 12 (12-Bit-Auflösung).

Tabelle 6.38 Maximalwert von R_{AIN} bei fADC = 14 MHz

t_S (Zyklen)	t_S (µs)	R_{AIN} max (kΩ)(1)
1,5	0,11	2,7
7,5	0,54	17,4
13,5	0,96	32,1
28,5	2,04	k. A.
41,5	2,96	k. A.
55,5	3,96	k. A.
71,5	5,11	k. A.
239,5	17,1	k. A.

1. Konstruktionsgarantie, nicht im Produkt getestet.

Tabelle 6.39 ADC-Genauigkeit (1)(2)(3)

Symbol	Parameter	Testbedingungen		Typischer Wert	Maximalwert(4)	Einheit
ET	Gesamtfehler (nicht einstellbar)					LSB
EO	Offset-Fehler	f_{HCLK} = 8 MHz V_{DD} = V_{DDA} = 5 V R_{AIN} < 10 kΩ T_A = 25 °C		±3	—	
EG	Verstärkungsfehler			±2	—	
ED	Differenzieller linearer Fehler	f_{HCLK} = 8 MHz, V_{DD} = V_{DDA} = 5 V, R_{AIN} < 10 kΩ T_A = 25 °C	ADCVref = V_{DDA} f_{ADC} = 14 MHz	±1	—	
EL	Integrierter linearer Fehler			±1	—	
ED	Differenzieller linearer Fehler		ADCVref = Int 2,5 V f_{ADC} = 250 kHz	±1	—	
EL	Integrierter linearer Fehler			±2	—	

1. Die DC-Genauigkeit des ADC wird nach der internen Kalibrierung✻ gemessen.
2. ADC-Genauigkeit im Vergleich zu negativen Einspeiseströmen: Das Einspeisen negativer Ströme an beliebigen Standard- (nicht robusten) Analogeingängen✂ sollte vermieden werden, da dies die Korrektheit der Wandlung an einem anderen Analogeingang✂ erheblich beeinträchtigt.✂ Es wird empfohlen, an Standard-Analogeingängen✂, an denen negative Ströme eingespeist werden könnten,✂ eine Schottky-Diode (Pin➲Masse) anzubringen.

   Positive Einspeiseströme, die innerhalb der in Abschnitt 6.3.14 festgelegten Grenzwerte für $I_{INJ(PIN)}$ und $\Sigma I_{INJ(PIN)}$ liegen, haben keinen Einfluss auf die ADC-Genauigkeit.
3. Innerhalb der Grenzwerte für V_{DDA}, Frequenz und Temperatur kann eine bessere Leistung erzielt werden.
4. Die Daten basieren auf den Ergebnissen der Charakterisierung und wurden nicht im Produkt getestet.




Abb. 6.12 Genauigkeitskennlinie des ADC




Abb. 6.13 Typisches Schaltbild für eine ADC-Anwendung

1. R_{AIN}, R_{ADC} und C_{ADC} ✂ Werte siehe Tabelle 6.37: ADC-Eigenschaften.
2. Cparasitic steht für die Kapazität auf der Leiterplatte✂ (abhängig von der Qualität der Lötstellen und der Leiterplattenverlegung) zuzüglich der PAD-Kapazität (ca. 7 pF). Ein hoher

   ✂ Cparasitic-Wert verringert die Wandlungsgenauigkeit. Um dies auszugleichen, sollte f_{ADC} verringert werden.

Allgemeine Hinweise zum PCB-Design

Die Entkopplung der Stromversorgung erfolgt wie in Abbildung 6.3 dargestellt: Die in der Stromversorgungslösung gezeigte Methode ist anzuwenden. Der 10-nF-Kondensator sollte aus Keramik (gute Qualität) bestehen und so nah wie möglich am Chip platziert werden.

6.3.17. Eigenschaften des Temperatursensors (V_{TS})

Tabelle 6.40 TS-Eigenschaften

Symbol	Parameter	Mindestwert	Typischer Wert	Maximalwert	Einheit
T_{L}(1)	V_{SENSE}-Temperaturlinearität	—	±1,4	±2	°C
Avg_Slope(1)	Durchschnittliche Steigung	—	4,3	—	mV/°C
V_{30}	Spannung bei 30 °C ✂ (±5 °C)(2)	1,34	1,43	1,52	V
tSTART(1)	ADC_IN16 Puffer✂-Zeit	—	1	10	µs
tS_temp(1)	ADC-Abtastzeit beim Auslesen der Temperatur	4	—	—	µs

1. Durch das Design gewährleistet, jedoch nicht im Produkt getestet.
2. Gemessen bei VDDA = 3,3 V ± 10 mV. Die Ergebnisse der V25-ADC-Wandlung werden im Byte TS_CAL1 gespeichert. Siehe Tabelle x.x: Kalibrierungswerte des Temperatursensors.

6.3.18. Eigenschaften der IO-Abtast- und Halte-Schaltung (V_{IOSH})

Tabelle 6.41 Eigenschaften der IO-Abtast- und Halte-Schaltung

Symbol	Parameter	Minimalwert	Typischer Wert	Maximalwert	Einheit
tS_iosh(1)	ADC-Abtastzeit beim Auslesen von V_{IOSH}	—	3	—	µs
tIOSH_SAMP	Abtastzeit für IO-Eingänge (siehe Formel 1 und Tabelle 6.42)	—	3,32	—	µs
tIOSH_HOLD(1)	Haltezeit der Spannungsausgabe am IO-Port (nach Beendigung der Abtastung)	—	1	—	ms
V_{IOSH_AIN}(1)	Eingangsspannungsbereich des IO-Ports	0	—	VDDA–1,5 V	V
VIOSH_OFFSET(1)	Wert der Schaltungs-Offset-Spannung	—	8	—	mV

1. Durch die Konstruktion gewährleistet, wurde jedoch nicht am Produkt getestet.

Formel 1. Formel für den Minimalwert von tIOSH_SAMP

$$t_{IOSH_SAMP} > [\,0{,}04 \times R + 2{,}84\,]\ (\mu s)$$

Tabelle 6.42 ✂ Minimaler t_{IOSH_SAMP}

Widerstand (kΩ)	t_{IOSH_SAMP} (µs)(1)
> 50	(nicht empfohlen)
50	4,84
25	3,84
12	3,32
< 12	3,32

1. Entwurfsgarantie, nicht im Produkt getestet.

6.3.19. TIM-Timer-Eigenschaften

In der folgenden Tabelle sind die ✂Parameter aufgeführt, die durch das Design garantiert sind.
Einzelheiten zu den Eigenschaften der I/O-Multiplex-Funktionen✂ (Ausgangskomparator, Eingangs-Capture, externer Takt✂, PWM-Ausgang)✂ finden Sie in Abschnitt 6.3.14. Tabelle 6.43 TIMx-Eigenschaften

Symbol	Parameter	Bedingung	Minimalwert	Maximalwert	Einheit
t_{res}(TIM)	Timer-Auflösung	—	—	—	$t_{TIMXCLK}$
		$f_{TIMXCLK}$ = 72 MHz	13,9	—	ns
f_{EXT}	CH1 bis CH4 ✂ Externe Taktfrequenz des Timers ✂	—	—	fTIMXCLK/2	MHz
		$f_{TIMXCLK}$ = 72 MHz	0	36 MHz	MHz
ResTIM	Timer-Auflösung	—	—	16	Bit
tCOUNTER	Bei Auswahl von „Intern“ beträgt die Periode des 16-Bit-Zählers	—	—	65536	$t_{TIMXCLK}$
		$f_{TIMXCLK}$ = 72 MHz	0,0139	910	µs
tMAX COUNT	Maximal möglicher Zählwert✂	—	—	65536 × 65536	$t_{TIMXCLK}$
		$f_{TIMXCLK}$ = 72 MHz	—	68,98	s

Tabelle 6.44 Minimale und maximale Timeout-Zeiten des unabhängigen Watchdogs bei einer Taktfrequenz von 40 kHz

Teilerfaktor	(LSI)(1) PR[2:0]	Minimale Zeitüberschreitung L[1:0] = 0x000	Maximale Zeitüberschreitung RL[1:0] = 0xFFF	Einheit
/4	0	0,1	409,6	ms
/8	1	0,2	819,2	
/16	2	0,4	1638,4	
/32	3	0,8	3276,8	
/64	4	1,6	6553,6	
/128	5	3,2	13.107,2	
/256	6 oder 7	6,4	26214,4	

1. Die oben genannten Zeitüberschreitungszeiten✂ gelten für eine Frequenz von 40 kHz✂, jedoch✂ kann der interne RC-Frequenzbereich des Mikrocontrollers zwischen 30 kHz und 60 kHz liegen.Darüber hinaus muss die genaue Zeitüberschreitung selbst bei einer genauen✂ Frequenz des externen RC-Oszillators anhand des Phasenverhältnisses zwischen APB✂ und LSI✂✂ bestimmt werden, sodass die RC-Periode mit großer✂ Unsicherheit behaftet ist.

Tabelle 6.45: Minimale und maximale Timeout-Zeiten des Window-Watchdogs bei 76 MHz (PCLK)✂

Vorteiler	WDGTB	Minimale Zeitüberschreitung	Maximale Zeitüberschreitung	Einheit
1	0	0,0568	3,6409	ms
2	1	0,1138	7,2817	
4	2	0,2275	14,5635	
8	3	0,4551	29,1271	

6.3.20. Kommunikationsanschluss

SPI-Port-Spezifikationen

Sofern nicht anders angegeben, wurden die in der folgenden Tabelle aufgeführten Parameter bei einer Umgebungstemperatur, einer f_{PCLK}-Frequenz und einer VDD-Versorgungsspannung gemessen, die den in Tabelle 6.1 angegebenen Bedingungen entsprechen. Einzelheiten zu den Eigenschaften der Multiplex-Pins für Ein- und Ausgänge (NSS, SCK, MOSI, MISO) finden Sie in Abschnitt 6.3.14

Tabelle 6.46 SPI-Eigenschaften (1)

Symbol	Parameter	Bedingung	Minimalwert	Maximalwert	Einheit
f_{SCK} $1/t_{C(SCK)}$	SPI-Taktfrequenz	Hauptmodus	—	36	MHz
		Aus dem Modus	—	18	
$t_{r(SCK)}$ $t_{f(SCK)}$	Bei steigender und fallender Flanke des SPI	Lastkapazität: C = 15 pF	—	6	ns
$t_{su(NSS)(2)}$	NSS Anstiegszeit	Aus dem Modus	$4T_{PCLK}$	—	ns
$t_{su(NSS)(2)}$	NSSB-Haltezeit	Aus dem Modus	$2T_{PCLK}$ + 10	—	
$t_{W(SCKH)}$ $t_{W(SCKL)}$	SCK-Hoch- und -Tief--Dauer	Hauptmodus, f_{PCLK} = 36 MHz, Vorteilungsfaktor = 4	T_{PCLK} / 2 – 2	TPCLK/2+1	ns
$t_{su(MI)}$ $t_{su(SI)}$	Daten-Eingangsflankensperrzeit	Hauptmodus	4	—	
		Aus dem Modus	5	—	
$t_{h(MI)}$ $t_{h(SI)}$	Haltezeit der Dateneingabe	Hauptmodus	4	—	
		Aus dem Modus	5	—	
$t_{a(SO)(2)(3)}$	Zugriffszeit für Datenausgabe	Im Modus f_{PCLK} = 24 MHz	0	4 T_{PCLK}	
$t_{dis(SO)(3)}$	Ereignis zur Sperrung der Datenausgabe	Aus dem Modus	0	18	
$t_{v(SO)}$	Gültigkeitsdauer der Datenausgabe	Slave-Modus (nach der aktivierenden Flanke)	—	22,5	
$t_{v(MO)}$	Gültigkeitsdauer der Datenausgabe	Hauptmodus (nach der Aktivierungsflanke)	—	6	
$t_{h(SO)}$	Haltezeit der Datenausgabe	Slave-Modus (nach der aktivierenden Flanke)	11,5	—	
$t_{h(MO)}$	Haltezeit der Datenausgabe	Hauptmodus (nach der Aktivierungsflanke)	2	—	
$DuCy_{(SCK)}$	Duty Cycle bei SPI Slave-Eingängen	Aus dem Modus	25	75	%

1. Die Daten stammen aus Berechnungen und nicht aus Produktiktests.
2. Der Minimalwert gibt die minimale Dauer des Treiberausgangs an, der Maximalwert die maximale Dauer, in der Daten korrekt empfangen werden.
3. Der Minimalwert gibt das kürzeste Ereignis zum Abschalten des Ausgangs an, der Maximalwert die maximale Zeit, in der die Datenleitung im hochohmigen Zustand bleibt.




Abb. 6.14. SPI-Timingdiagramm – Slave-Modus und CPHA=0




Abb. 6.15. SPI-Timingdiagramm – Slave-Modus und CPHA=1




Abb. 6.16. SPI-Zeitdiagramm – Master-Modus

Eigenschaften des USB-⓫-Anschlusses

Der FT32F030x ✂ USB-⓫-Port ✯ unterstützt das USB 1.1-Protokoll und ist kompatibel mit dem USB 2.0-Full-Speed-Protokoll


Tabelle 6.47 USB-Spezifikationen

Symbol	Parameter	Bedingung	Mindestwert	Typischer Wert	Maximalwert	Einheit
VDD	Betriebsspannung des USB-Transceivers	—	3,0	—	3,6	V
tSTARTUP	USB-Transceiver✂ Startzeit	—	—		—	µs
RPUI	IDLE-Modus USB-DP-Pull-up-Widerstand	—	—	1,5	—	kΩ
RPUR	⓫Empfangsmodus USB-DP-Pull-up-Widerstand	—	—	1,5	—	
ZDRV	Ausgangsimpedanz	Treiber hoch/niedrig	—	—	—	Ω

7. Gehäuseangaben


Der FT32F030x-Chip ist in fünf verschiedenen Gehäusen erhältlich: QFN20, QFN28, TSSOP20, LQFP32, LQFP48 und LQFP64. Die jeweiligen Gehäuseabmessungen lauten wie folgt:

Die Abmessungen des QFN20-Gehäuses lauten wie folgt:




Symbol	Millimeter			Zoll		
	Min	Typ	Max	Min	Typ	Max
A	0,700	0,750	0,800	0,028	0,030	0,031
A1	—	0,020	0,050	—	0,001	0,002
b	0,180	0,250	0,300	0,007	0,010	0,012
c	0,180	0,200	0,250	0,007	0,008	0,010
D	3,900	4,000	4,100	0,154	0,157	0,161
D2	2,550	2,650	2,750	0,100	0,104	0,108
e	0,500 BSC			0,020 BSC		
Ne	2,000 BSC			0,079 BSC		
Nd	2,000 BSC			0,079 BSC		
E	3,900	4,000	4,100	0,154	0,157	0,161
E2	2,550	2,650	2,750	0,100	0,104	0,108
L	0,350	0,400	0,450	0,014	0,016	0,018
h	0,300	0,350	0,400	0,012	0,014	0,016
L/F Trägergröße	114 × 114			4,488 × 4,488		

Die Abmessungen des QFN28-Gehäuses lauten wie folgt:



Symbol	Millimeter			Zoll		
	Min	Typ	Max	Min	Typ	Max
A	0,800	0,850	0,900	0,031	0,033	0,035
A1	0,000	0,200	0,250	0,000	0,008	0,010
b	0,150	0,200	0,250	0,006	0,008	0,010
b1		0,180REF			0,007REF	
c		0,203REF			0,008REF	
D	3,900	4,000	4,100	0,154	0,157	0,161
D2	2,550	2,600	2,650	0,100	0,102	0,104
e		0,400 BSC			0,016 BSC	
Nd		2,400 BSC			0,094 BSC	
E	3,900	4,000	4,100	0,154	0,157	0,161
E2	2,550	2,600	2,650	0,100	0,102	0,104
Ne		2,40 BSC			0,094 BSC	
L	0,350	0,400	0,450	0,014	0,016	0,018
h	0,250	0,300	0,350	0,010	0,012	0,014
K	0,250	0,300	0,350	0,010	0,012	0,014
R		0,075REF			0,003REF	


Die Abmessungen des TSSOP20-Gehäuses lauten wie folgt:



Symbol	Millimeter			Zoll		
	Min	Typ	Max	Min	Typ	Max
A	1,070	1,120	1,230	0,042	0,044	0,048
A1	0,050	0,100	0,150	0,002	0,004	0,006
A2	0,950	1,000	1,050	0,037	0,039	0,041
A3	0,411	0,436	0,461	0,016	0,017	0,018
b	0,200	—	0,280	0,008	—	0,011
D	6,400	6,500	6,600	0,252	0,256	0,260
E	6,300	6,400	6,500	0,248	0,252	0,256
E1	4,300	4,400	4,500	0,169	0,173	0,177
e	0,625	0,650	0,675	0,025	0,026	0,027
L	0,550	0,600	0,650	0,022	0,024	0,026
L1	—	0,250 BSC	—	—	0,010 BSC	—

Die Abmessungen des LQFP32-


Gehäus



Symbol	Millimeter			Zoll		
	Min	Typ	Max	Min	Typ	Max
A	—	—	1.600	—	—	0,063
A1	0,050	—	0,150	0,002	0,000	0,006
A2	1,350	1,400	1,450	0,053	0,055	0,057
A3	0,590	0,640	0,690	0,023	0,025	0,027
b	0,330	—	0,410	0,013	—	0,016
b1	0,320	0,350	0,380	0,013	0,014	0,015
c	0,130	—	0,170	0,005	—	0,007
c1	0,120	0,130	0,140	0,005	0,005	0,006
D	8,800	9,000	9,200	0,346	0,354	0,362
D1	6,900	7,000	7,100	0,272	0,276	0,280
E	8,800	9,000	9,200	0,346	0,354	0,362
E1	6,900	7,000	7,100	0,272	0,276	0,280
eB	8,100	—	8,250	0,319	—	0,325
e	0,800 BSC			0,031 BSC		
L	0,450	—	0,750	0,018	—	0,030
L1	1,000REF			0,039REF		
θ	0°	—	7°	0°	—	7°


Die Abmessungen des LQFP48-

Gehäu



Symbol	Millimeter			Zoll		
	Min	Typ	Max	Min	Typ	Max
A	—	—	1.600	—	—	0,063
A1	0,050	—	0,150	0,002	—	0,006
A2	1,350	1,400	1,450	0,053	0,055	0,057
A3	0,590	0,640	0,690	0,023	0,025	0,027
b	0,180	—	0,260	0,007	—	0,010
b1	0,170	0,200	0,230	0,007	0,008	0,009
c	0,130	—	0,170	0,005	—	0,007
c1	0,120	0,130	0,140	0,005	0,005	0,006
D	8,800	9,000	9,200	0,346	0,354	0,362
D1	6,900	7,000	7,100	0,272	0,276	0,280
E	8,800	9,000	9,200	0,346	0,354	0,362
E1	6,900	7,000	7,100	0,272	0,276	0,280
eB	8,100	—	8,250	0,319	—	0,325
e	0,500 BSC			0,020 BSC		
L	0,450	—	0,750	0,018	—	0,030
L1	1,000REF			0,039REF		
θ	0°	—	7°	0°	—	7°

Die Abmessungen des LQFP64-Gehäuses lauten wie folgt:



Symbol	Millimeter			Zoll		
	Min	Typ	Max	Min	Typ	Max
A	—	—	1.600	—	—	0,063
A1	0,050	—	0,150	0,002	—	0,006
A2	1,350	1,400	1,450	0,053	0,055	0,057
A3	0,590	0,640	0,690	0,023	0,025	0,027
b	0,180	—	0,260	0,007	—	0,010
b1	0,170	0,200	0,230	0,007	0,008	0,009
c	0,130	—	0,170	0,005	—	0,007
c1	0,120	0,130	0,140	0,005	0,005	0,006
D	11,800	12,000	12,200	0,465	0,472	0,480
D1	9,900	10,000	10,100	0,390	0,394	0,398
E	11,800	12,000	12,200	0,465	0,472	0,480
E1	9,900	10,000	10,100	0,390	0,394	0,398
eB	11,050	—	11,250	0,435	—	0,443
e	0,500 BSC			0,020 BSC		
L	0,450	—	0,750	0,018	—	0,030
L1	1,000REF			0,039REF		
θ	0°	—	7°	0°	—	7°

Änderungshistorie des Dokuments

Version	Datum	Inhalt
0.1	28.10.2019	Erstausgabe
0.2	22.11.2019	Korrektur der Interpunktion „,“ Tabelle zur Portwiederverwendung hinzugefügt
0.3	13. Mai 2020	Format geändert
0.4	3. November 2020	Hinzufügen von ADC_IN5 und LEDDRV zur Definitionsliste, Hinzufügen einer Beschreibung der internen ADC-Kanäle ✂ auf der Seite „Eigenschaften“, Änderung der Bezeichnung und der Beschreibung der IO-Abtast- und Halte-Schaltung Auf der Seite „Produktspezifikationen“ wurde die Anzahl der ✂Timer von 11 auf 10 geändert. Aktualisierung der QFN20-Positionen Aktualisierung der Modellbezeichnung Format ändern
0,5	11.01.2021	Betriebsspannungsbereich auf 2,0 bis 5,5 V geändert Abschnitt „Gehäuseinformationen“ hinzugefügt
0.6	19.01.2021	Korrektur der Auswahltabelle✂ Tippfehler bei der Anzahl der AD-Kanäle Aktualisierung der Spezifikationsseite ✂ Beschreibung des Timers
0,7	29.01.2021	Format angepasst
0,8	9. Februar 2021	Formatierung und einige Schreibfehler korrigiert Informationen zu den Abmessungen des QFN28-Gehäuses hinzugefügt
0.9	22. Februar 2021	Inhalt der Eigenschaftstabellen in 6.3.16 und 6.3.17 geändert